[发明专利]浅沟槽的制作方法有效

专利信息
申请号: 201310202800.7 申请日: 2013-05-27
公开(公告)号: CN104183534B 公开(公告)日: 2017-05-10
发明(设计)人: 张翼英;何其旸 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/762 分类号: H01L21/762;H01L21/306
代理公司: 北京康信知识产权代理有限责任公司11240 代理人: 吴贵明,张永明
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 沟槽 制作方法
【权利要求书】:

1.一种浅沟槽的制作方法,其特征在于,所述制作方法包括:

步骤S1,将表面具有介质层的衬底划分为存储单元区和逻辑电路区;

步骤S2,在掩膜的保护下,在所述存储单元区刻蚀形成第一浅沟槽,在所述逻辑电路区刻蚀形成预形成槽,所述预形成槽宽度大于所述第一浅沟槽的宽度;

步骤S3,在所述存储单元区和所述逻辑电路区形成牺牲层,其中,所述存储单元区的牺牲层填充所述第一浅沟槽,所述逻辑电路区的牺牲层与所述预形成槽形成共形台阶覆盖结构;以及

步骤S4,将所述预形成槽刻蚀形成第二浅沟槽,并去除所述牺牲层,

所述步骤S4还包括:

步骤S41,刻蚀去除所述共形台阶覆盖结构;

步骤S42,沿所述预形成槽的侧壁对所述衬底刻蚀以形成所述第二浅沟槽,所述衬底的选择比与所述牺牲层的选择比的比值大于2:1;

步骤S43,去除所述第一浅沟槽内的牺牲层。

2.根据权利要求1所述的制作方法,其特征在于,所述共形台阶覆盖结构的厚度与所述第一浅沟槽的宽度比在1:2~1:1之间。

3.根据权利要求1所述的制作方法,其特征在于,采用各向异性干法刻蚀实施所述步骤S2中的刻蚀和所述步骤S42中的刻蚀。

4.根据权利要求1所述的制作方法,其特征在于,采用湿法刻蚀或各向异性干法刻蚀实施所述步骤S41和所述步骤S43。

5.根据权利要求3所述的制作方法,其特征在于,所述刻蚀采用选自HBr、Cl2、O2、N2、NF3、Ar、He和CF4组成的组中的一种或多种作为刻蚀气体。

6.根据权利要求1所述的制作方法,其特征在于,所述步骤S3中采用化学气相沉积法、物理气相沉积法或原子层沉积法共形淀积形成所述牺牲层,或者采用旋涂法形成所述牺牲层。

7.根据权利要求6所述的制作方法,其特征在于,形成所述牺牲层的材料选自绝缘材料、非晶碳和金属材料中的一种或多种。

8.根据权利要求3至7中任一项所述的制作方法,其特征在于,所述衬底为硅衬底,所述步骤S3采用在同一反应腔体中利用等离子体化学沉积法在所述硅衬底表面沉积形成所述牺牲层,所述步骤S42中的刻蚀气体为由CxHyFz、Cl2和HBr形成的混合气体,其中0≤x≤4,0≤y≤4,0≤z≤4,所述混合气体中所述CxHyFz的体积含量为1~20%,所述Cl2与所述HBr的体积比为1:20~20:1,且所述混合气体的总流量为10~1000sccm,刻蚀压力为3~100mT,激发功率为100~1500W,偏置电压为20~700V。

9.根据权利要求1所述的制作方法,其特征在于,所述介质层包括:

栅介电层,设置在所述衬底的上方;

浮栅层,设置在所述栅介电层的上方。

10.根据权利要求9所述的制作方法,其特征在于,所述逻辑电路区的栅介电层的厚度大于所述存储单元区的栅介电层的厚度。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310202800.7/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top