[发明专利]整合结构

说明书

技术领域

本发明涉及一种整合结构，尤其涉及一种具有硅穿孔的整合结构。

背景技术

为了节省宝贵的布局空间或是增加内联机的效率，可将多个集成电路(IC)芯片堆栈在一起成为一个IC封装结构。为了达到此目的，可使用一种三维(3D)堆栈封装技术来将复数集成电路芯片封装在一起。此种三维(3D)堆栈封装技术广泛地使用到硅穿孔(TSV)。硅穿孔(TSV)是一种垂直导电通孔，其可以完全贯穿硅晶圆、硅板、任何材料所制成之衬底或芯片。现今，3D集成电路(3DIC)被广用至许多的领域如内存堆栈、影像感测芯片等。

在制造具有硅穿孔的集成电路时会遇到许多的整合问题，其中一个便是铜突出的问题。相较于单一的晶体管或是单一的内联机而言，硅穿孔的体积是其一百倍或更大。这种尺寸的硅穿孔所导致的机械应力、特性不匹配或是电性影响无法被忽视，因此需要建立一种较佳的整合技术来制造具有硅穿孔的集成电路。

发明内容

本发明的目的在于提供提供一种整合结构，包含:衬底，具有第一介电层与第二介电盖层依序设置于衬底上;金属栅极晶体管，具有设置于该衬底上的高介电常数栅极介电层、嵌于该第一介电层之内的栅电极以及位于该衬底内的源极/漏极;第一金属接触件，贯穿该第一介电层且与该源极/漏极直接接触;及硅穿孔，贯穿该第二介电盖层、该第一介电层与该衬底。

附图说明

图1-4及5A显示了根据本发明第一实施例之具有TSV之整合结构之制造方法的横剖面示意图;

图5B显示了根据本发明第二实施例之具有TSV之整合结构的横剖面示意图;

图6A显示了根据本发明第三实施例之具有TSV之整合结构的横剖面示意图;

图6B显示了根据本发明第四实施例之具有TSV之整合结构的横剖面示意图;。

图7显示了根据本发明第一实施例之具有TSV之整合结构的最终结构示意图。

具体实施方式

下面将详细地说明本发明的较佳实施例，举凡本中所述的组件、组件子部、结构、材料、配置等皆可不依说明的顺序或所属的实施例而任意搭配成新的实施例，这些实施例当属本发明之范畴。在阅读了本发明后，熟知此项技艺者当能在不脱离本发明之精神和范围内，对上述的组件、组件子部、结构、材料、配置等作些许之更动与润饰，因此本发明之专利保护范围应该视本权利要求书所附之权利要求所界定者为准，且这些更动与润饰当落在本发明之权利要求内。

本发明的实施例及图示众多，为了避免混淆，类似的组件系以相同或相似的标号示之。图示意在传达木发明的概念及精神，故图中的所显示的距离、大小、比例、形状、连接关系….等皆为示意而非实况，所有能以相同方式达到相同功能或结果的距离、大小、比例、形状、连接关系….等皆可视为等效物而采用。

请参考图1-4及5A，其显示了根据本发明第一实施例之具有TSV之整合结构之制造方法的横剖面概图。如图1中所示，提供半导体衬底100。半导体衬底100包含硅衬底、含硅衬底或绝缘层上覆硅(SOI)衬底。接着，在半导体衬底100上形成嵌于接触洞蚀刻停止层261与第一层间介电层262中的高介电常数介电层金属栅极晶体管250(此后简称为晶体管250)。此处的「高介电常数介电层金属栅极晶体管」一词系指具有金属作为其栅电极及高介电常数(high-k)介电层作为其栅介电层的晶体管。虽然在图1中，晶体管250似乎是由高介电常数后置与门极后置制程所制造，但晶体管250可代表由任何制程如高介电常数前置与栅极前置制程、高介电常数前置与栅极后置制程所制造的晶体管，且晶体管250可以是P型导电晶体管或N型导电晶体管。