[发明专利]一种具有降低纵向寄生晶体管效应的器件结构及其制作方法

说明书

本发明提供一种具有降低纵向寄生晶体管效应的器件结构及其制作方法，该器件至少包括：第一导电类型衬底；所述第一导电类型衬底中离子注入有第二导电类型的第一深阱区；所述第一深阱区上离子注入有第二导电类型的第二深阱区，其中，所述第二深阱区的掺杂浓度大于第一深阱区的掺杂浓度；所述第二深阱区上离子注入有第一导电类型的中压阱区。本发明通过在第二导电类型的第一深阱区和第一导电类型的中压阱区之间设置第二导电类型的第二深阱区，该高浓度的第二深阱区用来隔离低浓度的第一深阱区，抑制了中压阱区/第一深阱区/衬底形成的纵向晶体管的寄生效应，降低了衬底的噪音。

技术领域

本发明涉及半导体技术领域，特别是涉及一种具有降低纵向寄生晶体管效应的器件结构及其制作方法。

背景技术

随着半导体行业的迅猛发展，以大功率半导体器件为代表的电力电子技术迅速发展，应用领域不断扩大，在现今各种功率器件中，横向扩散金属氧化物MOS器件（LateralDiffusion MOS，LDMOS）具有工作电压高，工艺相对简单，因此LDMOS有着广阔的发展前景。通常，耐高压的LDMOS器件会与其他中压及低压的器件集成在一块芯片上，由统一的制造工艺完成。

以P型LDMOS和N型中压MOS（Medium Voltage MOS，MVMOS）集成结构为例，现有的P型LDMOS（LDPMOS）的结构如图1所示，其至少包括：设于P型衬底（P_sub）1A上的深N阱区（DNW）2A；设于所述深N阱区2A上的中压N阱（MVNW）3’A和P漂移区（P_Drift）4A；横跨于所述中压N阱3’A和P漂移区4A表面的栅极结构（GT）5A，所述栅极结构5A由栅极、栅介质层及侧墙组成；设于所述中压N阱中3’A的重掺杂P+区6A和重掺杂N+区7A，所述重掺杂P+区6A定义为源区，所述重掺杂N+区7A为体接触区；设于P漂移区4A中的重掺杂P+区，所述此P+区定义为漏区；位于P漂移区4A且部分位于栅极结构5A下方的浅沟道隔离区8A（STI）。作为高压LDPMOS器件，需要提高其击穿电压，而为了提高LDPMOS的击穿电压，就必须提高P漂移区4A到深N阱区2A这个PN结的击穿电压，一般来说技术人员会通过降低深N阱区2A的浓度来达到提高击穿电压的目的。

但是，如果降低深N阱区2A的浓度，则会直接影响到与LDPMOS器件集成在一块芯片上的MVNMOS器件，现有的MVNMOS结构如图2所示，其至少包括：设于P型衬底（P_sub）1A上的深N阱区（DNW）2A；设于所述深N阱区2A上的中压P阱区（MVPW）3A；设于所述中压P阱区3A上的栅极结构5A；设于栅极结构5A每一侧的中压P阱区3A中的重掺杂N+区7A和重掺杂P+区6A；所述重掺杂N+区7A和重掺杂P+区6A之间、中压P阱区3A和深N阱区2A之间、深N阱区2A和P型衬底1A之间分别设有浅沟道隔离区8A。从MVNMOS的结构上看，如果深N阱区2A的浓度降低，MVNMOS中的中压P阱区3A、深N阱区2A和P型衬底1A形成的纵向PNP寄生晶体管就很容易被打开，这样就会有电流注入到P型衬底1A，产生电噪音，继而影响整个器件性能的稳定。

因此，如何降低器件中纵向寄生晶体管效应是本领域技术人员需要解决的课题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有降低纵向寄生晶体管效应的器件结构及其制作方法，用于解决现有技术中器件内纵向寄生晶体管效应引起噪音的问题。

为实现上述目的及其他相关目的，本发明提供一种具有降低纵向寄生晶体管效应的器件结构，其至少包括：

第一导电类型衬底；

所述第一导电类型衬底中离子注入有第二导电类型的第一深阱区；

所述第一深阱区上离子注入有第二导电类型的第二深阱区，其中，所述第二深阱区的掺杂浓度大于第一深阱区的掺杂浓度；

所述第二深阱区上离子注入有第一导电类型的中压阱区。