[发明专利]半导体结构的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体工艺的微小化以及复杂度的提高，半导体器件也变得更容易受各种缺陷或杂质所影响，而单一金属连线、二极管或晶体管等的失效往往即构成整个芯片的缺陷。因此为了解决这个问题，现有技术便会在集成电路中形成一些可熔断的连接线（fusible links），也就是熔丝（fuse），以确保集成电路的可利用性。

现有技术中，熔丝用于连接集成电路中的冗余电路，当检测发现电路具有缺陷时，这些可熔断的连接线可用于修复或取代有缺陷的电路；此外，熔丝还能够提供程序化的功能，即先将电路、器件阵列以及程序化电路在芯片上加工好，再由外部进行数据输入，通过程序化电路熔断熔丝以完成电路的设计；例如，在可编程只读存储器（Programmable Read Only Memory,PROM）中，通过熔断熔丝产生断路，即为状态“1”，而未断开的熔丝保持连接状态，即为状态“0”。

常见的熔丝结构包括阴极和阳极、以及位于所述阴极和阳极之间的熔断区；当需要所述熔丝结构断路时，通过在所述阴极和阳极施加高压脉冲使所述熔丝结构内产生高热，从而将熔断区熔断；由于在熔断所述熔丝结构时，会在所述熔丝结构内产生高热，容易使所述熔丝结构膨胀，因此，现有技术会在所述熔丝结构表面形成与外部相通的开口，所述开口能够在所述熔丝结构受热膨胀时提供冗余空间，保证在熔断所述熔丝结构时不会使集成电路的其他部分发生变形。

然而，为了在熔丝结构表面形成与外部相通的开口，需要增加额外的光刻以及刻蚀工艺，从而使工业制程复杂，增加的生产成本。

更多熔丝结构形成方法的相关资料请参考公开号为CN102569184的中国专利文件。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，使半导体结构的形成工艺简化，而且使所形成的半导体结构的形貌良好，性能稳定。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供半导体衬底，所述半导体衬底表面具有第一介质层，所述第一介质层具有第一区域和第二区域，所述第一区域的第一介质层表面具有焊盘第一金属，所述第二区域的第一介质层表面具有熔丝层，所述第一介质层、焊盘第一金属和熔丝层表面具有第二介质层，所述焊盘第一金属表面具有贯穿所述第二介质层的第一导电插塞；

在所述第二介质层和第一导电插塞表面形成焊盘第二金属，所述焊盘第一金属的位置与焊盘第二金属对应；

在焊盘第二金属表面形成保护层；

在所述第二介质层和保护层表面形成第三介质层；

采用刻蚀工艺形成第一开口和第二开口，所述第一开口贯穿第三介质层，并暴露出保护层表面，所述第二开口贯穿第三介质层和第二介质层，并暴露出熔丝层表面，刻蚀第三介质层的速率较刻蚀保护层的速率高，刻蚀第二介质层的速率较刻蚀保护层的速率高；

去除第一开口底部的保护层，并暴露出焊盘第二金属表面。

可选的，所述第一开口和第二开口的形成方法为：在所述第三介质层表面形成掩膜层，所述掩膜层暴露出部分与焊盘第二金属和熔丝层的位置对应的第三介质层表面；以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第三介质层和第二介质层，直至暴露出保护层和熔丝层表面，形成第一开口和第二开口；去除第一开口底部的保护层并暴露出焊盘第二金属表面。

可选的，所述掩膜层的材料为光刻胶。

可选的，所述各向异性的干法刻蚀工艺刻蚀第三介质层或第二介质层的速率、与刻蚀保护层的速率的比例为5:1～6:1。

可选的，所述去除第一开口底部的保护层的工艺为湿法刻蚀工艺。

可选的，所述焊盘第二金属和保护层的形成方法为：在所述第二介质层表面沉积焊盘第二金属薄膜；在所述焊盘第二金属薄膜表面沉积保护薄膜；采用各向异性的干法刻蚀工艺去除部分所述保护薄膜和焊盘第二金属薄膜直至暴露出第二介质层表面为止，形成焊盘第二金属和保护层。

可选的，所述第一介质层、第二介质层的材料为氧化硅，所述第三介质层包括氧化硅层、以及位于氧化硅层表面的氮化硅层，所述保护层的材料为氮化硅，所述保护层的厚度为500埃～10000埃。

可选的，所述焊盘第一金属、焊盘第二金属和导电插塞的材料为铜、钨和铝中的一种或多种组合。

可选的，所述熔丝层的材料为多晶硅或金属，所述熔丝层包括：位于两端的阴极和阳极、以及位于所述阴极和阳极之间的熔断区，所述阴极和阳极的宽度大于所述熔断区的宽度。