[发明专利]堆叠模块无效
申请号: | 201310081149.2 | 申请日: | 2013-03-14 |
公开(公告)号: | CN103367349A | 公开(公告)日: | 2013-10-23 |
发明(设计)人: | 增田哲 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | H01L25/16 | 分类号: | H01L25/16;H01L23/48 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 朱胜;陈炜 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 堆叠 模块 | ||
1.一种堆叠模块,包括:
第一多层基底,所述第一多层基底包括开口和第一传输线,所述开口具有阶梯形壁面,所述第一传输线由设置在第一基底的正面侧的第一导线和设置在所述第一基底的背面侧的第一接地导体层所构成;
第二多层基底,所述第二多层基底支撑在设置在所述开口的所述阶梯形壁面上的阶梯状部分上并且包括第二传输线,所述第二传输线由设置在第二基底的正面侧的第二导线和设置在所述第二基底的背面侧的第二接地导体层所构成;
第一半导体芯片,所述第一半导体芯片安装在所述第一多层基底的所述开口的底面上并且电耦接至设置在所述第一多层基底上的第三传输线;以及
第二半导体芯片,所述第二半导体芯片安装在所述第二多层基底的正面上并且电耦接至所述第二传输线;其中,
暴露所述第二接地导体层或电耦接至所述第二接地导体层的第四接地导体层的面接合至设置在所述第一接地导体层上的或穿过在所述第一接地导体层的下侧的基底设置在所述第一接地导体层的相对侧的并且暴露电耦接至所述第一接地导体层的第三接地导体层的所述阶梯状部分,并且所述第一接地导体层与所述第二接地导体层彼此电耦接。
2.根据权利要求1所述的堆叠模块,其中,所述第二多层基底包括突出部分,所述突出部分在所述突出部分的外侧部分处具有较少数量的堆叠层并且在所述突出部分的正面侧部分处相对于所述突出部分的背面部分突出到外侧,以及
暴露所述第二接地导体层或所述第四接地导体层的所述面是所述突出部分的背面。
3.根据权利要求2所述的堆叠模块,其中,所述突出部分的暴露所述第二接地导体层的背面接合至暴露所述第一接地导体层的所述阶梯状部分,并且所述第一接地导体层与所述第二接地导体层彼此电耦接。
4.根据权利要求2所述的堆叠模块,其中,所述突出部分的暴露所述第四接地导体层的背面接合至暴露所述第一接地导体层的所述阶梯状部分,并且所述第一接地导体层与所述第二接地导体层彼此电耦接。
5.根据权利要求4所述的堆叠模块,其中,所述第二基底具有小于所述第一基底的厚度;以及
所述第四接地导体层穿过在所述第二接地导体层的下侧的具有小于所述第一基底的厚度的基底设置在所述第二接地导体层的相对侧。
6.根据权利要求2所述的堆叠模块,其中,所述突出部分的暴露所述第二接地导体层的背面接合至暴露所述第三接地导体层的所述阶梯状部分,并且所述第一接地导体层与所述第二接地导体层彼此电耦接。
7.根据权利要求2所述的堆叠模块,其中,所述突出部分的暴露所述第四接地导体层的背面接合至暴露所述第三接地导体层的所述阶梯状部分,并且所述第一接地导体层与所述第二接地导体层彼此电耦接。
8.根据权利要求1所述的堆叠模块,其中,所述第二多层基底的暴露所述第四接地导体层的底面接合至暴露所述第一接地导体层的所述阶梯状部分,并且所述第一接地导体层与所述第二接地导体层彼此电耦接。
9.根据权利要求1至8中任一项所述的堆叠模块,其中,暴露所述第二接地导体层或所述第四接地导体层的所述面通过焊接接合至暴露所述第一接地导体层或所述第三接地导体层的所述阶梯状部分,并且所述第一接地导体层与所述第二接地导体层彼此电耦接。
10.根据权利要求1至8中任一项所述的堆叠模块,其中,所述第二多层基底的背面上形成有接地导体层。
11.根据权利要求1至8中任一项所述的堆叠模块,其中,设置有发送或接收半导体芯片作为所述第一半导体芯片;以及
设置有接收或发送半导体芯片作为所述第二半导体芯片。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310081149.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类