[发明专利]一种嵌入式脉冲时序电路系统

权利要求书

1.一种嵌入式脉冲时序电路系统，其特征在于，所述嵌入式脉冲时序电路系统能预测因制造工艺与环境变异所造成的时序错误，所述嵌入式脉冲时序电路系统包括：

一主从循序储存器，包含有分别接收时钟脉冲输入的一主储存器及一从属储存器，所述主储存器具有一数据输入，所述从属储存器具有一数据输出，且所述主储存器与所述从属储存器的电连接上具有一节点；

一转态检测器，是电连接所述节点，接收所述主储存器的输出，通过延迟缓冲以形成一警告区域，并根据所述数据输入的转态产生一对应脉冲宽度输出；以及

一警告信号产生器，是电连接所述转态检测器，于所述数据输入抵达所述警告区域时，所述警告信号产生器经由所述脉冲宽度和所述时钟脉冲输入的逻辑动作产生一警告信号。

2.根据权利要求1所述的嵌入式脉冲时序电路系统，其特征在于，所述转态检测器包括有一电连接所述节点用以形成所述警告区域的延迟单元，以及一分别电连接所述节点与所述延迟单元的脉冲宽度产生单元，所述脉冲宽度产生单元分别接收所述警告区域的输出以及所述主储存器传输的数据以输出所述脉冲宽度。

3.根据权利要求2所述的嵌入式脉冲时序电路系统，其特征在于，所述延迟单元具有至少一个缓冲器。

4.根据权利要求3所述的嵌入式脉冲时序电路系统，其特征在于，所述延迟单元具有二个以上的缓冲器，所述缓冲器分别连接一多任务器，以使所述延迟单元能调整输出所述警告区域的宽度。

5.根据权利要求2所述的嵌入式脉冲时序电路系统，其特征在于，所述脉冲宽度产生单元是一异或门。

6.根据权利要求1所述的嵌入式脉冲时序电路系统，其特征在于，所述警告信号产生器包含有一第一动态与门以及一接收所述第一动态与门输出的第一反向器。

7.根据权利要求6所述的嵌入式脉冲时序电路系统，其特征在于，所述第一动态与门是一多米诺逻辑电路。

8.根据权利要求1所述的嵌入式脉冲时序电路系统，其特征在于，所述主从循序储存器是栓锁器或触发器。

9.根据权利要求1所述的嵌入式脉冲时序电路系统，其特征在于，所述嵌入式脉冲时序电路系统进一步设有一分别接收所述时钟脉冲输入与所述脉冲宽度的门控时钟器，以及一分别接收所述门控时钟器输出与所述数据输入的栓锁器，所述门控时钟器使用所述脉冲宽度对所述时钟脉冲输入进行门控时钟，以延长所述栓锁器的读取时间，并以逻辑动作比较所述主储存器与所述栓锁器的输出产生一错误信号。

10.根据权利要求9所述的嵌入式脉冲时序电路系统，其特征在于，所述门控时钟器包含有一接收所述时钟脉冲输入的第二动态与门、一接收所述脉冲宽度并输出至所述第二动态与门的第二反向器，以及一接收所述第二动态与门输出并输出至所述栓锁器的第三反向器。

11.根据权利要求9所述的嵌入式脉冲时序电路系统，其特征在于，所述逻辑动作是以一异或门接收所述主储存器与所述栓锁器的输出。