[发明专利]一种制作VDMOS的方法

说明书

技术领域

本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种VDMOS器件的制作方法。

背景技术

目前，现有的制作垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)的工艺，通常包括下述制作流程：

步骤一，如图1A所示，提供一N型衬底101，在衬底的第一表面上形成N型外延层102。

步骤二，如图1B所示，在N型外延层102上场生长氧，形成场氧化层103。

在此步骤二中，优选可以在1100～1200度的范围内进行场氧生长，并且形成此场氧化层103的厚度可以在0.8～1.4微米之间，之所以形成此层，主要是为了作隔离使用；

步骤三，如图1C所示，在场氧化层103上刻蚀出有源区104，并在有源区104注入N型离子并驱入(如图1D所示)。

在此步骤三中，具体可以通过下述流程刻蚀出有源区104：先在场氧化层103上涂布光阻；然后在涂布之后的场氧化层上选定一块区域，并在此块区域上通过曝光显影的方式将此区域上的光阻去除掉；再使用湿法刻蚀的方法将此区域上的场氧化层刻蚀掉之后，即是上述刻蚀出的有源区104。有源区104主要是作为制作器件(例如VDMOS)的工作区域，后续器件的制作可以全部在这个区域上；步骤三中注入的N型离子可以为磷离子，注入的浓度可以是12次方级，并且磷离子的能量可以控制在80KeV～120KeV之间，驱入磷离子时，可以将温度控制在1100～1200度，驱入时间可以控制在2-4个小时；并且此步骤之所以注入磷离子，主要是为了防止相邻的有源区在制作器件时发生串通。

步骤四，如图1E所示，在场氧化层103上刻蚀出至少一个环区105(通常为4个以上，图中仅示出一个环区)，在每个环区105注入P型离子(如图1F所示)。

在此步骤四中，刻蚀出环区的具体流程同刻蚀出有源区的流程相同，在此不再赘述。另外，注入的P型离子可以为硼离子，注入的浓度可以是15次方级，并且硼离子的能量可以控制在60KeV～90KeV。

步骤五，如图1G所示，在有源区104和环区105上生长栅氧，形成栅氧化层106。

在此步骤五中，生长栅氧的厚度一般在500A～1500A之间，通常以器件的工作电压而定。

步骤六，如图1H所示，在栅氧化层106上沉积多晶硅，形成多晶硅层107(仅示出有源区内的)，将其作为VDMOS的栅极。

在此步骤六中，具体可以通过下述流程形成多晶硅层：先在栅氧化层106上沉积一层低阻化的多晶硅，厚度可以控制在0.8微米~1.2微米之间；然后在此层多晶硅上涂布光阻，并通过曝光显影的方式去除预作为栅极以外的其他区域上的光阻，最后通过干法刻蚀方法，将其他区域上的栅氧化层刻蚀掉，仅保留作为栅极的多晶硅层。

步骤七，如图1I所示，在有源区104且在多晶硅层107的两侧注入P型离子并驱入。

在此步骤七中，注入的硼离子的能量可以控制在60KeV～100KeV之间，注入浓度可以是13次方级，驱入硼离子是将注入的硼离子推到所需要的深度，通常工艺温度控制在1000～1200度之间，驱入的时间控制在2-3个小时。

步骤八，如图1J所示，在驱入P型离子的区域上形成VDMOS的源极108。

在此步骤八中，具体可以通过下述流程形成VDMOS的源极108：先在注入P型离子的区域上涂布光阻；然后通过曝光显影的方式去除预作为源极所在区域的光阻；最后往预作为源极所在区域处注入砷离子或磷离子，即形成VDMOS的源极108。在这里，注入砷离子或磷离子的浓度可以为15次方级，能量控制在60KeV～130KeV。

步骤九，对衬底101的第二表面进行减薄，并在减薄后的第二表面上生长金属层，形成VDMOS的漏极。

在此步骤九中，可以通过物理方式将衬底101的第二表面磨掉，直至晶圆厚度还剩下100~300微米；还可以在第二表面注入磷离子，注入浓度可以为15次方级，注入磷离子的能量为40~70kev。另外，生长的金属层可以为钛、镍或银，它们所对应的厚度可以分别是0.1um、0.2um或1um。