[发明专利]沟槽型半导体功率器件及其制造方法和终端保护结构

说明书

技术领域

本发明涉及一种沟槽型半导体功率器件和其中的终端保护结构、以及沟槽型半导体功率器件的制造方法。

背景技术

随着功率MOS器件工艺和设计的不断成熟，国内外功率MOS器件的竞争也越来越激烈，降低器件的成本、提高器件的性能及可靠性也越来越迫切。在不影响器件性能的前提下，减少器件制造工艺中的光刻次数和缩小芯片的尺寸是降低器件成本的两个重要手段。

在功率MOS器件的发展过程中，为了降低成本，通常采用专利号为：ZL200710302461.4的中国发明专利公开的一种基于四次光刻技术的沟槽型MOS器件制造工艺来量产沟槽型MOS器件。经该工艺制造的沟槽型功率MOS器件的结构为：在沟槽型MOS器件的俯视平面上，包含中心区的有源区和外围的终端保护结构，该终端保护结构由沟槽型的保护环(或称分压环)及一个沟槽型的截止环组成；所述保护环的沟槽位于轻掺杂的第二导电类型层，深度深入第二导电类型层下方的第一导电类型层。

从实际仿真结果来看，由于其保护环为单纯的沟槽结构且沟槽深度深入第二导电类型层下方的第一导电类型层，这种结构的器件在反向耐压时，内圈第一个保护环承受了近80％的电压降，此时，在内圈第一个保护环靠近有源区的侧壁旁会形成窄的耗尽层，近80％的电势线集中在所述耗尽层内，在所述耗尽层内形成强电场区域；从实际仿真结果可知，上述单个保护环沟槽结构能承受的耐压值为30V～40V，当器件反向偏压在55V时，内圈第一个保护环沟槽承受了近44V的电压降，超过了其承受能力，造成器件在内圈第一个保护环沟槽处提前击穿，器件耐压被限制在55V左右。此外，由实际仿真可知，由于上述MOS器件只采用一个沟槽型截止环，其截止能力弱，在反向电压较高时，MOS器件会在截止环处产生大量漏电流，造成器件可靠性降低，甚至造成MOS器件功能性失效。

综上所述，现有的四次光刻技术仅限于击穿电压在55V以下的沟槽型MOS器件产品，高电压、大功率的沟槽型MOS器件产品依然采用六次光刻甚至八层光刻的制造技术，中国专利ZL201010003953.5中详细描述了一种采用六次光刻技术制造沟槽型MOS器件的方法，其步骤包括：

1)、场氧化层生长；

2)、有源区刻蚀(光刻层次1)；

3)、保护环区域刻蚀、离子注入，热处理形成终端保护结构(光刻层次2)；

4)、硬掩膜生长及选择性刻蚀，定义沟槽刻蚀的区域(光刻层次3)；

5)、利用硬掩膜选择性地进行沟槽刻蚀；

6)、生长栅氧化层，淀积导电多晶硅；

7)、刻蚀导电多晶硅；

8)、注入第二类型杂质离子，热处理形成第二类型阱层；

9)、光刻形成第一类型杂质离子注入区域，注入第一类型杂质离子，热处理形成第一类型注入区(光刻层次4)；

10)、淀积绝缘介质层；

11)、光刻定义引出孔区，刻蚀形成引出孔(光刻层次5)；

12)、淀积金属层，光刻形成金属电极(光刻层次6)。

与四次光刻制造技术相比，六次光刻制造技术的制造周期长，增加了沟槽型MOS器件的制造成本，降低了MOS器件的市场竞争力。

发明内容

本发明所要解决的技术问题是：提供一种可以降低制造成本、并可提高反向击穿电压的沟槽型半导体功率器件终端保护结构。

为解决上述技术问题，本发明采用的技术方案为：沟槽型半导体功率器件终端保护结构，包括：半导体基板，半导体基板包括第一导电类型衬底及设置在第一导电类型衬底上的第一导电类型外延层，第一导电类型外延层的表面为第一主面，第一导电类型衬底的表面为第二主面；第一主面上设置有位于中心区域的有源区、以及位于有源区外围的终端保护区，所述的第一主面上覆盖有绝缘介质层，终端保护区内设置有至少一个分压环和位于分压环外围的至少一个截止环；

所述的分压环包括：设置在所述终端保护区内的环状的第一沟槽，第一沟槽的内壁生长有绝缘栅氧化层，第一沟槽沿其两侧内壁分别设置有环状的第一多晶硅场板和第二多晶硅场板，第一多晶硅场板与第二多晶硅场板之间设置有绝缘介质层，第一多晶硅场板与第二多晶硅场板通过绝缘介质层隔离，第一导电类型外延层在第一沟槽的两侧设置有与第一沟槽的外壁相接触的第二导电类型层；

所述的截止环包括：所述的第一主面在终端保护区内设置有环状的第二沟槽，第二沟槽深入到第一导电类型外延层内，第二沟槽的内壁生长有绝缘栅氧化层，第二沟槽内设置有导电多晶硅，第二沟槽的两侧分别设置有第二导电类型层。