[发明专利]半导体制造工艺及半导体结构

权利要求书

1.一种半导体制造工艺，用于具埋入式数字线的存储器阵列，其特征在于，所述半导体制造工艺包括：

在半导体基板中形成第一沟渠；

在所述第一沟渠的侧壁上形成衬层；

在所述第一沟渠下方的该基板中形成第二沟渠；

在所述第二沟渠底部形成罩幕层；以及

以所述衬层及所述罩幕层作为罩幕，进行等向性掺杂制造工艺，以形成数字侧接面，所述数字侧接面仅位于所述第二沟渠的侧壁上。

2.根据权利要求1所述的半导体制造工艺，其特征在于，在所述第二沟渠底部形成所述罩幕层的步骤包括：

在所述第一沟渠及所述第二沟渠中形成材料层，所述材料层在所述第二沟渠底部的厚度大于所述材料层在所述第二沟渠的所述侧壁上的厚度；以及

移除在所述第二沟渠的所述侧壁上的所述材料层及移除在所述第二沟渠底部的所述材料层的部分，其中所述第二沟渠底部留下的所述材料层作为所述罩幕层。

3.根据权利要求2所述的半导体制造工艺，其特征在于，所述材料层以定向的高密度电浆化学气相沉积制造工艺形成。

4.根据权利要求2所述的半导体制造工艺，其特征在于，所述材料层包括氧化硅。

5.根据权利要求2所述的半导体制造工艺，其特征在于，形成于所述第二沟渠底部的所述材料层的厚度在15nm至30nm的范围内，且形成于所述第二沟渠的所述侧壁上的所述材料层的厚度在1nm到5nm的范围内。

6.根据权利要求2所述的半导体制造工艺，其特征在于，所述形成所述材料层的步骤及所述移除在所述第二沟渠的所述侧壁上的所述材料层及在所述第二沟渠底部的所述材料层的所述部分的步骤重复至少一次。

7.根据权利要求1所述的半导体制造工艺，其特征在于，所述罩幕层包括氧化硅。

8.根据权利要求1所述的半导体制造工艺，其特征在于，所述等向性掺杂制造工艺包括气相掺杂制造工艺或电浆辅助掺杂制造工艺。

9.根据权利要求1所述的半导体制造工艺，其特征在于，形成所述第二沟渠包括蚀刻步骤，所述蚀刻步骤在所述第一沟渠下方的所述基板中造成底切。

10.根据权利要求9所述的半导体制造工艺，其特征在于，所述蚀刻步骤包括湿蚀刻步骤或干蚀刻步骤。

11.根据权利要求1所述的半导体制造工艺，其特征在于，还包括以所述衬层及所述罩幕层作为硅化物阻挡层，仅在所述第二沟渠的所述侧壁上形成硅化金属层。

12.根据权利要求11所述的半导体制造工艺，其特征在于，还包括在所述第二沟渠中形成埋入式金属数字线。

13.根据权利要求12所述的半导体制造工艺，其特征在于，所述埋入式金属数字线包括TiN或W。

14.根据权利要求1所述的半导体制造工艺，其特征在于，还包括在所述第二沟渠中形成埋入式硅数字线。

15.根据权利要求1所述的半导体制造工艺，其特征在于，所述衬层包括氧化硅/氮化硅复合层。

16.一种半导体结构，用于具埋入式数字线的存储器阵列，其特征在于，所述半导体结构包括：

半导体基板，具有第一沟渠及第二沟渠，所述第二沟渠位于所述第一沟渠下方；

衬层，配置在所述第一沟渠的侧壁上；

罩幕层，配置在所述第二沟渠底部；以及

数字侧接面，仅位于所述第二沟渠的侧壁的所述基板中。

17.根据权利要求16所述的半导体结构，其特征在于，所述第二沟渠具有底切结构，所述底切结构位于所述第一沟渠下方。

18.根据权利要求16所述的半导体结构，其特征在于，还包括硅化金属层，所述硅化金属层仅位于所述第二沟渠的所述侧壁上。

19.根据权利要求16所述的半导体结构，其特征在于，所述罩幕层包括氧化硅。

20.根据权利要求16所述的半导体结构，其特征在于，所述衬层包括氧化硅/氮化硅复合层。