[发明专利]一种反熔丝结构及其制备方法

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种反熔丝结构及其制备方法。

背景技术

随着半导体技术的不断发展，反熔丝（Anti-fuse）技术已经吸引了很多发明者、IC设计者和制造商的显著关注。反熔丝是可改变到导电状态的结构，或者换句话说，反熔丝是从不导电状态改变为导电状态的电子器件。等同地，二元状态可以是响应于电应力(如编程电压或编程电流)的高电阻和低电阻中的任一种。反熔丝器件可以被布置在存储阵列中，由此形成普遍公知的一次性可编程(OTP)存储器。

目前的反熔丝开发集中在三维薄膜结构和特殊的金属间材料。这种反熔丝技术需要在标准CMOS工艺中不可利用的附加的处理步骤，这阻止了反熔丝在典型的VLSI和ASIC设计中的应用，这里，可编程性可以帮助克服不断缩短的器件寿命周期和不断上升的芯片开发成本的问题。因此，在工业上对使用标准CMOS工艺的可靠反熔丝结构存在明显的需要。

反熔丝（Anti-fuse）的可编程芯片技术提供了稳定的以及晶体管之间的导电路径，相对于常规的保险丝（blowing fuses）的熔链接方法来说，反熔丝技术通过分裂导电路径打开一个导电电路，反熔丝的通过成长（growing）一个导电通道来关闭电路。

现有技术中反熔丝（Anti-fuse）的结构如图1和2所示，其中，在所述衬底101上形成金属层102-介电层103-金属层104的夹心结构，其中所述介电层为非结晶硅（amorphous silicon），利用所述反熔丝进行栅极数组的程序化，其中如图1所示，当在所述反熔丝结构上不施加电压时，所述中间介质层处于“关”的状态，此时所述介电层不导电，当在所述熔丝结构上施加电压时，所述介电层非结晶硅（amorphous silicon）变为多晶硅（polysilicon），处于导电状态，所述反熔丝处于“开”的状态，如图2所示，以此进行反熔丝的程序化。

虽然反熔丝技术在半导体技术中得到广泛的发展和应用，但是现有技术中反熔丝的结构均为基于多晶硅栅极的元件，随着技术的不断更新，现有技术中的熔丝元件并不适用于金属栅极，因此，需要对现有技术中的反熔丝元件作进一步的改进。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种反熔丝结构，包括：

半导体衬底；

N阱，位于所述衬底中；

多晶硅栅极，位于所述N阱上方的衬底上；

高K介电层，位于所述多晶硅栅极和所述衬底之间；

源漏掺杂区，位于所述栅极两侧的N阱中；

N型掺杂区，位于所述源漏掺杂区外侧的N阱中。

作为优选，所述N型掺杂区接地时，所述器件在程序化后具有高漏电电流，所述源漏区接地时，所述器件在程序化后具有低漏电电流，通过上述两种方法可以在所述反熔丝结构中实现两种不同的程序化后漏电电流。

作为优选，所述反熔丝结构还包括位于所述栅极两侧的偏移侧壁。

作为优选，所述栅极与所述高K介电层之间还形成有覆盖层。

作为优选，所述高K介电层与所述衬底之间还形成有界面层。

作为优选，所述栅极为N型掺杂。

作为优选，所述源漏掺杂区与所述栅极具有部分重叠。

本发明还提供了一种反熔丝结构的制备方法，包括：

提供半导体衬底；

在所述衬底上形成N阱；

在所述N阱上方的所述衬底上形成高K介电层、多晶硅层，并图案化以形成多晶硅栅极；

在所述栅极两侧的N阱中形成源漏掺杂区；

在所述源漏掺杂区外侧的N阱中形成N型掺杂区。

作为优选，所述栅极为N型掺杂。

作为优选，所述N型掺杂区通过LDD离子注入或者源漏离子注入的方法形成。

作为优选，所述源漏区通过LDD离子注入形成，以保证所述源漏区与所述栅极具有部分重叠。

作为优选，所述方法还包括在所述栅极与所述高K介电层之间形成覆盖层的步骤。

作为优选，所述方法还包括在所述高K介电层与所述衬底之间形成界面层的步骤。