[发明专利]用于电流控制的半导体装置及其制造方法

说明书

技术领域

本发明是一般关于一种半导体装置。特别地，本发明是关于一种金属氧化物半导体装置，以及一种具有可改变电流能力的金属氧化物半导体的制造方法。

背景技术

图1A中显示一种已知金属氧化物半导体(MOS)晶体管的截面图。此种示范性代表的MOS晶体管1是沉积在一衬底上(未显示于图内)。通常，一MOS晶体管包括一源极区10、一漏极区20、一栅极区30、以及一通道区40。该源极区10具有延伸自金属-1层(M1层)60的一源极接点70，以及该漏极区20具有延伸自金属层-1(M1层)62的一漏极接点80。该栅极区30是由一栅极90所定义，例如，一多晶硅栅极沉积于一场金属氧化物层100上，其是作为一栅极绝缘层。一源极侧的n+型阱110以及一漏极侧的n+型阱120是同时被注入于在该源极接点70与该漏极接点80下方的该衬底内。如图1A及图1B的示范性的MOS半导体1，显示一p型阱(p well)130注入，可用来调节半导体门限电压、避免击穿电压崩溃、以及一n型阱(n well)140通道。

该衬底可以是用来作为n-通道MOS(n-channel MOS，nMOS)晶体管的一p型衬底或p型背栅极衬底；或者是用来作为p-通道MOS(p-channel MOS，pMOS)晶体管的n型衬底或n型背栅极衬底。在pMOS中的作用载子是在通道区40中于源极接点70及漏极接点80之间迁移的空穴，而在nMOS中的作用载子是在通道区40中于源极接点70及漏极接点80之间迁移的电子。

图1B中显示一种原则上如图1A的MOS晶体管的截面图，但额外显示一金属-2层(M2层)50及52。

MOS晶体管依据端子电压而具有三种操作模式。图2表示MOS晶体管端子电压Vg(栅极端子电压)、Vs(源极端子电压)、以及Vd(漏极端子电压)。例如，当于栅极与源极间的偏压Vgs低于该晶体管的门限电压时，nMOS处在一切断模式中操作。原则上，在切断模式中。无通道发展且通道区40中的电流Ids为0。

当偏压Vgs高于门限电压Vth且只要是通道电压Vds未高于饱和电压时，nMOS处在一线性模式下操作。典型地，饱和电压被定义为该偏压Vgs减该门限电压。当nMOS处在线性模式中，电流Ids随着通道电压Vds增加。最后，当通道电压Vds高于饱和电压Vds，sat，通道夹止且电流饱和，当nMOS晶体管处于饱和模式中，Ids则与Vds无关。

该MOS晶体管的一项缺点，是不具备对于必须要控制Ids电流值而无必须要重新设计例如图1A或图1B所示CMOS装置的结构的能力。例如，无意对其作出局限，一MOS晶体管的电流可依半导体的任何一区中掺杂物种类及掺杂程度、介电厚度、及介电材料而不同。此技艺领域仍存有需要：在一既有的MOS晶体管设计中可实现较易调整电流，而无需实质改变该MOS装置的设计。

发明内容

因此，提供本发明的实施例，其可提供一种具有可改变电流能力的半导体。

本发明的一方面是提供一种半导体装置，包括一源极区及一直径地对置的漏极区，该源极区具有一源极接点，且该漏极区具有一漏极接点、一栅极区，设置于该源极区与该漏极区之间，该栅极区具有一栅极、以及一或多个金属层，其中任何该一或多个金属层的一部分位于该栅极的至少一部分之上。本发明的具体内容中，任何该一或多个金属层的另一部分位于该栅极的至少另一部分之上。在本发明的特定具体内容中，该第一及第二部分可以至少一部分包含该栅极的一相同部分；然而在本发明的另一具体内容，该第一及第二部分不包含该栅极的一相同部分。

根据本发明的一具体内容，其中该栅极被该部分所覆盖的一覆盖范围是介于约0％至约25％、至少约25％、至少约50％、至少约75％、以及约100％或更多的任何一个。在本发明的特定具体内容中，该栅极被该另一部分所覆盖的另一覆盖范围是介于约0％至约25％、至少约25％、至少约50％、至少约75％、以及约100％或更多的任何一个。