[发明专利]混合鳍式场效应晶体管有效
申请号: | 201310003122.1 | 申请日: | 2013-01-05 |
公开(公告)号: | CN103383965A | 公开(公告)日: | 2013-11-06 |
发明(设计)人: | 克里希纳·库马尔·布瓦尔卡 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/10 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;孙征 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 混合 场效应 晶体管 | ||
相关申请
本申请是以下于2011年11月30日提交的名称为“Split-ChannelTransistor and Methods for Forming the Same”的序列号为13/307,738共同受让人的美国专利的部分继续,其全部内容结合于此作为参考。
技术领域
本发明一般地涉及半导体技术领域,更具体地来说,涉及半导体器件。
背景技术
晶体管的驱动电流与晶体管的沟道区内的载流子迁移率有关。因此,通过增加载流子迁移率,可以提高晶体管的驱动电流。
III-V化合物半导体材料具有高迁移率值。相应地,正在研究使用III-V化合物半导体材料的晶体管。然而,由于III-V化合物半导体材料的较窄带隙,生成的晶体管的源极-漏极泄漏电流也较高。
发明内容
为了解决现有技术中所存在的缺陷,根据本发明的一方面,提供了一种器件,包括:第一鳍式场效应晶体管(FinFET),包括:第一沟道区,由第一半导体鳍形成;第一栅极绝缘体,位于所述第一沟道区的侧壁上;第一栅电极,位于所述第一栅极绝缘体上方;以及第一源极区和第一漏极区,连接至所述第一沟道区的相对端部,其中,所述第一源极区和所述第一漏极区为第一导电类型;以及第二FinFET,包括:第二沟道区,由第二半导体鳍形成;第二栅极绝缘体,位于所述第二沟道区的侧壁上;第二栅电极,位于所述第二栅极绝缘体上方,其中,所述第一栅电极和所述第二栅电极互连;第二源极区,具有与所述第一导电类型相反的第二导电类型,其中,所述第一源极区和所述第二源极区电互连;以及第二漏极区,具有所述第一导电类型,其中,所述第二源极区和所述第二漏极区连接至所述第二沟道区的相对端部,并且所述第一漏极区和所述第二漏极区电互连。
在该器件中,所述第一栅电极和所述第二栅电极是连续栅电极的部分,并且所述器件进一步包括:公共源极接触件,互连所述第一源极区和所述第二源极区;以及公共漏极接触件,互连所述第一漏极区和所述第二漏极区。
该器件进一步包括包含半导体材料的沟道分离件,其中,所述第一沟道区和所述第二沟道区与所述沟道分离件的相对侧壁接触,并且所述沟道分离件由与所述第一沟道区和所述第二沟道区的材料不同的材料形成。
在该器件中,所述沟道分离件的带隙大于所述第一沟道区和所述第二沟道区的带隙。
在该器件中,所述沟道分离件以及所述第一沟道区和所述第二沟道区中的每一个都包括III-V化合物半导体材料。
在该器件中,所述第一FinFET进一步包括:第一沟道分离件;和第三源极区,所述第一源极区和所述第三源极区与所述沟道分离件的相对侧面接触,并且所述第三源极区为所述第一导电类型;以及其中,所述第二FinFET进一步包括:第二沟道分离件;以及第四源极区,所述第二源极区和所述第四源极区与所述第二沟道分离件的相对侧壁接触,并且所述第四源极区为所述第二导电类型。
在该器件中,所述第一FinFET和所述第二FinFET中的每一个都包括同质沟道。
根据本发明的另一方面,提供了一种混合鳍式场效应晶体管(FinFET),包括:鳍,包括:沟道分离件,具有第一带隙;和沟道,包括位于所述沟道分离件的相对侧壁上的第一部分和第二部分,所述沟道具有不同于所述第一带隙的第二带隙;漏极,包括第一导电类型的第一部分和第二部分;以及源极,包括:所述第一导电类型的第一部分,所述源极的第一部分和所述漏极的第一部分位于所述沟道分离件的第一侧上并且连接至所述沟道的第一部分的相对端部;以及与所述第一导电类型相反的第二导电类型的第二部分,所述源极的第二部分和所述漏极的第二部分位于所述沟道分离件的与所述第一侧相对的第二侧上并且连接至所述沟道的第二部分的相对端部。
该混合FinFET进一步包括:栅电极,包括位于所述鳍的相对侧上的第一部分和第二部分;以及栅极绝缘体,包括位于所述栅电极的第一部分和所述沟道的第一部分之间的第一部分以及位于所述栅电极的第二部分和所述沟道的第二部分之间的第二部分。
该混合FinFET进一步包括:源极接触件,电连接至所述源极的第一部分和第二部分;以及漏极接触件,电连接至所述漏极的第一部分和第二部分。
在该混合FinFET中,所述沟道分离件和所述沟道包括III-V化合物半导体材料。
在该混合FinFET中,所述沟道分离件的带隙大于所述沟道的带隙。
在该混合FinFET中,所述第一导电类型是n型,而所述第二导电类型是p型。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310003122.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种双层结构的包装袋
- 下一篇:一种电器箱体
- 同类专利
- 专利分类