[发明专利]具有衬底穿孔的集成电路构造及形成具有衬底穿孔的集成电路构造的方法

说明书

技术领域

本文中所揭示的实施例涉及具有衬底穿孔的集成电路构造及形成具有衬底穿孔的集成电路构造的方法。

背景技术

衬底穿孔(TSV)为完全穿过其内具有集成电路的衬底的垂直电连接。TSV可用于产生3D集成电路封装，且为其它技术(例如堆叠封装)的改进，这是因为衬底穿孔的密度可实质上更高。TSV通过内部布线而提供对垂直对准的电子装置的互连，其可减小多芯片集成电路的复杂性及总尺寸。

含有TSV的一些个别集成电路衬底具有与衬底的一侧上的TSV的一端邻近连接的接合垫。柱状导电构造与另一端邻近连接且从衬底的另一侧突出，其中所述柱状导电构造的隆起最外部分为焊料。可通过使焊料抵靠另一衬底的对准接合垫而将两个集成电路衬底接合在一起。接着，可加热所得构造以致使焊料流动且与相应接合垫接合。可在使衬底彼此接触之前将助焊剂施加到焊料。助焊剂含有在可进行充分加热以使焊料与接合垫接合之前促进直接邻近的衬底固持在一起的粘着剂。在接合完成之后，可将介电底层填料提供于衬底之间以增加支撑及保护。

可使介电底层填料在衬底之间底层填料流动之前通过清洗而移除残余助焊剂。替代地，一些助焊剂在业界被称为“免清洗助焊剂”，借此助焊剂残余物在介电底层填料流动之前有意地余留于衬底之间。无论如何，即使试图在介电底层填料之前清除助焊剂残余物，通常也无法移除全部残余物。在此类情况下，助焊剂的移除难度已随直接邻近电路衬底之间的间隔距离变小而增大。

具有介电底层填料的构造可经受可导致助焊剂残余物气化的随后加热。这可导致构造出故障，其包含使焊料结合剂与接合垫分离。这随直接邻近衬底之间的间隔不断减小(具体来说，在距离为40微米或更小时)而变得尤其成问题。

附图说明

图1为通过图2中的线1-1取得的根据本发明的实施例的集成电路构造的图解截面图。

图2为通过图1中的线2-2取得的图1的衬底的截面图。

图3为图1的衬底的一部分的放大图，即，图1中的圆圈3内的部分的放大图。

图4为根据本发明的实施例的集成电路构造的图解截面图及图1中所展示的构造的替代例。

图5为准备用在形成根据本发明的实施例的集成电路构造的方法中的单独集成电路衬底的图解视图。

图6为形成根据本发明的实施例的集成电路构造的方法中的实例性工艺步骤的图解视图。

图7为在由图6展示的步骤之后的处理步骤处的图6的组件的视图。

图8为在由图6及7展示的步骤之后的处理步骤处的图5到7的组件中的若干者的视图。

图9为在由图8展示的步骤之后的处理步骤处的图8的组件的视图。

具体实施方式

本发明的实施例涵盖集成电路构造及形成集成电路构造的方法。首先，参考图1到3而描述集成电路构造10的实例性实施例。根据本发明的集成电路构造包括两个或两个以上集成电路衬底的堆叠。实例性构造10包括三个集成电路衬底14、16及18的堆叠12，所述集成电路衬底可例如为已在制造完成时被切割为半导体晶片的部分的个别裸片。可使用替代衬底，其包含带有电路的不同制造类型衬底的组合。衬底14、16、18可包含半导体材料(例如硅)、电介质及导电材料。集成电路衬底14、16、18可被视为具有相对侧20与22，所述侧具有相应外表面21。此类表面可实质上平坦或可实质上不平坦及/或彼此平行。

集成电路衬底中的至少一者包括TSV，其中衬底14、16、18中的每一者在所描绘实例中具有TSV 24。在此项技术中，衬底穿孔也已被称为硅穿孔。在本文献中，“衬底穿孔”(TSV)涵盖或一般是指硅穿孔，且TSV包含延伸穿过衬底材料的导电通孔，无论所述材料中的任何者是否为硅。TSV 24可包括与本发明无关的任何一或多种适合导电材料，其包含(若干)导电掺杂半导体材料。