[发明专利]一种测试具有浮动栅极的非易失性存储器单元的数据保持的方法

说明书

技术领域

本发明涉及一种针对数据保持而测试具有浮动栅极的非易失性存储器单元的方法，并更具体地涉及一种仅需一个烘烤步骤的方法。

背景技术

具有用于在其上存储电荷的浮动栅极的非易失性存储器单元在本领域中是公知的。参照图1，示出了现有技术的非易失性存储器单元10的截面图。存储器单元10包括例如P型的第一导电类型的单晶衬底12。在衬底12的表面处或附近是例如N型的第二导电类型的第一区域14。与第一区域14间隔开的是也为第二导电类型的第二区域16。在第一区域14与第二区域16之间是沟道区域18。由多晶硅构成的字线20位于沟道区域18的第一部分之上。字线20通过(二)氧化硅层22与沟道区域18间隔开。紧邻字线20并与字线20间隔开的是也由多晶硅构成的浮动栅极24，并且位于沟道区域18的另一部分之上。浮动栅极24通过通常也是(二)氧化硅的另一绝缘层30与沟道区域18分开。也是由多晶硅构成的耦合栅极26位于浮动栅极24之上，并且通过另一绝缘层32与之绝缘。在浮动栅极24的另一侧且与之间隔开的是也由多晶硅构成的擦除栅极28。擦除栅极28位于第二区域16之上，并且与其绝缘。擦除栅极28也紧邻耦合栅极26但是与耦合栅极26间隔开，并且至耦合栅极26的另一侧。在存储器单元10操作中，存储于浮动栅极24上的电荷(或是在浮动栅极24上不存在电荷)控制第一区域14与第二区域16之间的电流流动。在浮动栅极24在其上具有电荷的情况下，浮动栅极24被编程。在浮动栅极24在其上不具有电荷的情况下，浮动栅极24被擦除。

存储器单元10如下操作。在编程操作期间，当电荷存储在浮动栅极24上时，第一正电压被施加至字线20引起沟道区域18的在字线20下方的部分导电。第二正电压施加至耦合栅极26。第三正电压施加至第二区域16。电流施加至第一区域14。电子被第二区域16处的正电压所吸引。在其接近浮动栅极24时，它们经历由施加于耦合栅极26的电压所引起的电场的激增，引起电荷被注入至浮动栅极24上。因此，编程通过热电子注入机制发生。在当电荷从浮动栅极24移除时的擦除操作期间，高正电压施加至擦除栅极28。负电压或接地电压可以施加至耦合栅极26和/或字线20。电荷由通过浮动栅极24与擦除栅极28之间的绝缘层的隧穿而从浮动栅极24转移至擦除栅极28。特别地，浮动栅极24可以用面对擦除栅极28的锋利的尖形成，从而便于电子从浮动栅极24上的尖并通过浮动栅极24和擦除栅极28之间的该绝缘层而到擦除栅极28上的福勒-诺得海姆(Fowler-Nordheim)隧穿。在读取操作期间，第一正电压施加至字线20来接通沟道区域18的字线20之下的部分。第二正电压施加至耦合栅极26。电压差施加至第一区域14与第二区域16。如果浮动栅极24被编程，即浮动栅极24存储电子，则施加至耦合栅极26的该第二正电压不能克服由存储在浮动栅极24上的电子所感应的负电位，并且沟道区域18的在浮动栅极24下面的部分仍然是不导电。所以，没有电流或最少量的电流将在第一区域14和第二区域16之间流动。然而，如果浮动栅极24没被编程，即浮动栅极24带阳电荷(positively charged)，则施加至耦合栅极26的该第二正电压能够引起沟道区域18在浮动栅极24下面的部分是导电的。因此，电流将在第一区域14与第二区域16之间流动。

如众所周知的，存储器单元10通常在半导体晶片上以具有多个存储器单元10的行和列的阵列形成。在晶片上制造器件之后，晶片上的器件经受测试来确定每个存储器单元10保持其被编程或被擦除状态的能力，特别是每个存储器单元10中的浮动栅极24保持其电荷的能力。在测试期间，存储器单元10首先被编程以将电荷放置在浮动栅极24上，或被擦除来从浮动栅极24去除电荷。该器件然后经受高温烘烤。最后，器件中的每个存储器单元10经受读取操作，其中将被测试的来自存储器单元10的读取电流与读取参考电流相比较。

参照图2，示出了具有其数据的各种存储器单元的读取电流的图形。在擦除状态下的单元通常将具有相比于来自浮动栅极上具有零电荷的存储器单元的读取电流42的更高的读取电流40，浮动栅极上具有零电荷的存储器单元通常具有比来自被编程的存储器单元的读取电流44更高的电流。因为整合于存储阵列中的单元的参数的分散，某些单元的读取电流42可能比读取参考电流更高，并且某些单元的读取电流42可能比读取参考电流更低。