[发明专利]包括电磁吸收和屏蔽的半导体装置

说明书

公开了一种半导体装置，该半导体装置包括用于吸收EMI和/或RFI的材料。该装置包括：衬底(202)；一个或更多个半导体裸芯(224、225)；以及围绕所述一个或更多个半导体裸芯(224、225)的模塑料。用于吸收EMI和/或RFI的所述材料可设置在所述衬底(202)上的阻焊膜层(210)内或上。该装置还包括围绕所述模塑料并且与衬底上的EMI/RFI吸收材料相接触的EMI/RFI吸收材料，以将所述一个或更多个半导体裸芯(224、225)完全包覆在EMI/RFI吸收材料中。

技术领域

本发明的实施例涉及半导体装置。

背景技术

对便携式消费电子产品需求的迅猛增长推进了对高容量存储装置的需求。如闪存卡的非易失性半导体存储装置开始被广泛地使用以满足对数字信息存储和交换的日益增长的需求。这类存储装置的便携性、多功能性和朴实耐用的设计，连同其高可靠性和大容量，已使得他们可理想地用于多种多样的电子设备，包括例如数码相机、数字音乐播放器、视频游戏控制器、PDA和移动电话。

虽然已知多种多样的封装结构，但闪存卡通常可被制为系统级封装(SiP)或多芯片模块(MCM)，其中多个裸芯以堆叠式结构安装在衬底上。现有技术的图1和图2中示出了常规半导体封装20(无模塑料)的边视图。典型的封装包括安装至衬底26的多个半导体裸芯22、24。尽管未在图1和图2中示出，该半导体裸芯可在裸芯的上表面上形成有裸芯焊盘。衬底26可形成有夹在上导电层和下导电层之间的电绝缘核。该上和/或下导电层可被刻蚀以形成包括电导线和接触垫(contact pad)的电导图案。焊线30被焊接在半导体裸芯22、24的裸芯焊盘和衬底26的接触垫之间，以将半导体裸芯电连接至衬底。衬底上的该电导线因此提供裸芯和主设备之间的电通路。一旦裸芯和衬底之间形成电连接，该组件就典型地被包裹在模塑料中以提供保护性封装。

已知的是使用偏移式结构(现有技术的图1)或堆叠式结构(现有技术的图2)将半导体裸芯互相叠放起来。在图1的偏移式结构中，各裸芯有偏移地堆叠，以使得下方的下一个裸芯的焊盘露出。该偏移需要衬底上的较大覆盖区，而衬底上的空间非常宝贵。在图2的堆叠式结构中，两个或更多个半导体裸芯以一个直接位于另一个之上的方式堆叠，从而相较于偏移式结构，占据衬底上的覆盖区较小。然而，在堆叠式结构中，必须在相邻的半导体裸芯之间提供用于焊线30的空间。除了焊线30本身的高度之外，还必须在焊线上方留出额外的空间，因为一个裸芯的焊线30与上方的下一个裸芯的焊线如接触可能导致电短路。如图2所示，因此已知的是提供电介质隔离层34来为焊线30提供足够的空间以将焊线30焊接至下方裸芯24上的裸芯焊盘。

因为电子组件变得更小且工作频率更高，由电磁干扰(EMI)和射频干扰(RFI)造成的噪音和串扰变得更令人担忧。EMI是电磁辐射的感应现象，电磁辐射是由携载快速变化的信号的电路发射的，作为其对其它电路的正常操作的伴生物，电磁辐射产生不期望的信号(干扰或噪声)。RFI是射频电磁辐射从一个电路到另一个电路的传输，其也造成了不期望的干扰或噪声。

一些半导体封装已尝试在半导体封装级屏蔽EMI和RFI辐射的传输和接收。虽然防止了干扰，但这些常规方案存在其它缺陷，这些缺陷使得在不期望的封装级包含这类特征。由此，通常在使用半导体封装的主设备级进行屏蔽。主设备级方案典型地涉及提供围绕接收或安装半导体封装的空间的金属屏蔽。代替屏蔽，还已知的是吸收EMI和RFI。然而，常规的吸收式方案还未能令人满意地解决半导体封装中的EMI和/或RFI问题。

附图说明

图1和图2是现有技术中两种常规半导体封装设计的边视图，其中省略了模塑料。

图3是示出了根据本公开的半导体装置的装配的流程图。

图4是根据本公开的实施方式的衬底的俯视图。

图5是根据本公开的实施方式的衬底的边视图。

图6是根据本公开的实施方式的衬底的俯视图。