[发明专利]FinFET结构和用于调整FinFET结构中的阈值电压的方法

说明书

技术领域

本发明涉及半导体结构和制造方法，特别是涉及FinFET结构及其制造方法。

背景技术

FinFET结构是一种具有从衬底突出的半导体材料的较窄的有源区域以类似鳍的场效应晶体管。该鳍包含源极区域和漏极区域，使得鳍的区域被浅沟槽隔离（STI）分开。FinFET还包含位于源极区域和漏极区域之间的栅极区域。栅极区域在鳍的顶面和侧壁上形成，使得它包覆在鳍周围。鳍的在源极区域和漏极区域之间的栅极下延伸的部分是沟道区域。

FinFET被视为用于取代先进（超过32nm节点）CMOS中的常规平面块体MOSFET的主要候选。这主要是它们对沟道具有优越的栅极控制，从而导致改善的短沟道效果免疫力和Ion/Ioff比。

一种类型的FinFET是在绝缘体上硅（SOI）晶片上制成的，它提供较低的从源极到漏极的泄漏电流，原因是在鳍下面存在阻挡泄漏电流的氧化物层。另一类型的FinFET是在常规的块体硅晶片上制成的。这些FinFET由于它们的较低的成本以及在单个产品中共同集成常规的平面块体FET和FinFET的选项而可被视为有利。

用于多Vt提供的常用方法是通过阱掺杂。但是，在当前的FinFET处理中，难以单独通过鳍中的阱掺杂实现宽范围的阈值电压。并且，在高k和金属栅极FinFET技术中，由沟道SiGe和NFET和PFET栅极叠层图案化和RIE（反应离子蚀刻）引起的复杂性，在FinFET的鳍周围具有可接受的轮廓，栅极首先集成变得越来越困难。

因此，在现有技术中需要克服上述的缺点和限制。

发明内容

在本发明的一个方面中，一种方法包括对FinFET结构的栅极叠层执行氧退火处理以引起Vt漂移。氧退火处理是在硅化之后执行的。

在本发明的另一方面中，一种方法包括在绝缘体层上形成多个鳍结构。该方法还包括形成包覆在多个鳍结构周围的栅极叠层。该栅极叠层包含沉积于多个鳍结构上的高k电介质材料。该方法还包括通过使高k电介质材料经受氧退火处理而调整栅极叠层的Vt阈值。

在本发明的又一方面中，一种结构包括从半导体膜图案化的多个鳍结构。该结构还包括包覆在多个鳍结构周围的栅极叠层。该栅极叠层包含经受横向氧扩散以引起栅极叠层的Vt漂移的高k电介质材料。

在本发明的另一方面中，提供一种可触知地体现于机器可读存储介质中的用于设计、制造或测试集成电路的设计结构。该设计结构包含本发明的结构。在其它的实施例中，在机器可读数据存储介质上编码的硬件描述语言（HDL）设计结构包含当在计算机辅助设计系统中被处理时产生包含本发明的结构的FinFET结构的机器可执行表示的要素。在其它的实施例中，提供用于产生FinFET结构的功能设计模型的计算机辅助设计系统中的方法。该方法包括产生FinFET结构的结构要素的功能表示。

附图说明

在以下的详细描述中，参照附图通过本发明的示例性实施例的非限制性的例子描述本发明。

图1～6表示根据本发明的各方面的结构和各制造过程；

图7表示根据本发明的各方面的向边缘带的Vt漂移的处理窗口；

图8是用于半导体设计、制造和/或测试中的设计处理的流程图。

具体实施方式

本发明涉及半导体结构和制造方法，特别是涉及FinFET结构和FinFET结构的制造方法。具体而言，本发明的方法提供用于调整FinFET结构中的阈值电压的处理，由此提供制造（i）不使用沟道SiGe的PFET Vt器件和（ii）不增加阱掺杂的高NFET Vt器件的能力。通过使用掩蔽间隔物RIE和氧退火处理实现这一点。

在实施例中，该方法包括在硅化之后拉低或使栅极结构上的间隔物侧壁凹陷，以露出高k电介质材料和栅极叠层的功函金属的多个部分。该结构然后经受适度温度氧退火，以填充高k电介质材料中的氧空位，从而导致栅极结构的阈值电压漂移。该处理是自限制的，并且不引入额外可变性。

有利地，本发明不需要阱掺杂，该阱掺杂不能在FinFET结构中实现宽范围的阈值电压（Vt范围）。并且，FinFET结构可经受自限制阈值电压调整，而没有任何器件性能劣化。例如，本发明的结构不表现由于低温氧退火导致的任何再生长。并且，本发明的优点包括：（i）通过消除复杂的沟道SiGe epi和PFET叠层金属图案化和RIE处理，简化制造过程；（ii）减少电离杂质散射；以及（iii）减少反向偏压结泄漏。并且，由于FinFET结构中的有限数量的设计宽度，由氧退火引起的常见的窄沟道效果在本发明中得以避免。