[发明专利]结晶层叠结构体及其制造方法以及半导体元件

说明书

技术领域

本发明涉及结晶层叠结构体及其制造方法以及半导体元件。

背景技术

以往，已知有包含由Ga₂O₃基板、AlN缓冲层和GaN层构成的结晶层叠结构体的LED元件（例如可参见专利文献1）。根据专利文献1，GaN层通过使GaN结晶在1050℃的温度条件下在AlN缓冲层上生长而形成。

此外，根据专利文献1，AlN缓冲层以完全包覆Ga₂O₃基板上表面的方式在Ga₂O₃基板上形成，再在该AlN缓冲层上形成GaN层。通过设置AlN缓冲层，能提高GaN层的结晶品质。

此外，根据专利文献1中所记载的半导体元件的制造工序，为使GaN结晶在Ga₂O₃基板上生长，在形成AlN缓冲层之前对Ga₂O₃基板的表面实施氮化处理。

专利文献：

专利文献1：日本特开2006-310765号公报

发明内容

但是，根据专利文献1中记载的方法，由于使GaN结晶在1050℃这样的高温条件下生长，因而GaN层的氧浓度低。因此，GaN层上表面（AlN缓冲层的相反侧的表面）的位错密度高，在对包含结晶层叠结构体的元件加载纵方向的电压时，在低电压区域会产生漏电流。

此外，专利文献1中记载的半导体元件存在Ga₂O₃基板和AlN缓冲层上的GaN层之间的电阻高、在低电压下无法工作的问题。

此外，Ga₂O₃基板的经过氮化处理的部分的电阻会升高，因此，专利文献1中记载的半导体元件的Ga₂O₃基板和氮化物半导体层之间的电阻会升高，在低电压下无法工作。

所以，本发明的目的之一在于提供Ga₂O₃基板上的氮化物半导体层上表面的位错密度低的结晶层叠结构体及其制造方法。

此外，本发明的目的之一在于提供Ga₂O₃基板和氮化物半导体层之间的电阻低的结晶层叠结构体及其制造方法、以及包含该结晶层叠结构体的低电压驱动的半导体元件。

此外，本发明的目的之一在于提供Ga₂O₃基板和氮化物半导体层之间的电阻低的结晶层叠结构体的制造方法。

为了达成上述目的之一，本发明的一实施方式提供〔1〕～〔6〕的结晶层叠结构体和〔7〕～〔10〕的结晶层叠结构体的制造方法。

结晶层叠结构体，包括Ga₂O₃基板、上述Ga₂O₃基板上的由Al_xGa_yIn_zN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成的缓冲层、上述缓冲层上的由含有氧作为杂质的Al_xGa_yIn_zN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成的氮化物半导体层，其中，上述氮化物半导体层的上述Ga₂O₃基板侧的200nm以上厚度的区域的氧浓度在1.0×10¹⁸/cm³以上。

根据上述〔1〕所述的结晶层叠结构体，其中，上述氮化物半导体层的上述Ga₂O₃基板侧的相反侧的表面上的位错密度小于1.0×10⁹/cm²。

根据上述〔1〕或〔2〕所述的结晶层叠结构体，其中，上述氮化物半导体层的上述Ga₂O₃基板侧的500nm以上厚度的区域的氧浓度在1.0×10¹⁸/cm³以上。

根据上述〔1〕或〔2〕所述的结晶层叠结构体，其中，上述区域的氧浓度在5.0×10¹⁸/cm³以上。

根据上述〔1〕或〔2〕所述的结晶层叠结构体，其中，上述缓冲层的上述Al_xGa_yIn_zN结晶为AlN结晶。