[发明专利]具耦合线路的封装基板构造

说明书

技术领域

本发明是有关于一种封装基板构造，特别是有关于一种具耦合线路的封装基板构造。

背景技术

在印刷电路板及封装基板上，信号线路电性连接二介面、二元件或二端点之间，其线宽需保持一致，以使信号在线路之间传递时，特性阻抗(characteristic impedance)能保持不变，尤其是在高速及高频的信号传递上，二端点之间更需要通过良好的阻抗匹配所造成的反射，降低信号传递所介入的损耗(insertion loss)，且相对提高信号传递时返回损耗(return loss)，以避免影响讯号传递的品质。

一般信号传输结构，包含一参考平面及二导线，所述导线相间隔且线宽一致，所述参考平面可为电源平面(power plane)或接地平面(ground plane)，其与所述导线之间以一介电层电性隔绝，使所述参考平面与所述导线不为共面。当信号经过导线时，较容易因参考平面瑕疵所产生的孔隙或因无参考平面，而造成高阻抗的变异效应，使所述导线阻抗不匹配的情况增加，另外，二导线之间的差动信号也会产生电流回流路径与电场改变，使差动电气之特征阻抗改变，造成信号的反射现象，影响信号传递的品质。

如上所述，为了使所述导线阻抗匹配而维持信号传递的品质，不仅要匹配二导线的线宽W、线距S，线高T及介电层的厚度d，更要注意参考平面存在与否及是否有瑕疵孔隙产生，应用在印刷电路板及封装基板的配置线路上相当不便，故，有必要提供一种可避免阻抗匹配问题的封装基板构造，以解决现有技术所存在的问题。

发明内容

有鉴于此，本发明提供一种具耦合线路的封装基板构造，以解决现有技术须克服阻抗匹配的问题。

本发明的主要目的在于提供一种具耦合线路的封装基板构造，其可以利用二差分线路在同层耦合及二差分线路在相邻层耦合而实现混合式差动设计，而不需要调整阻抗匹配，可维持较佳的电气特性。

本发明的次要目的在于提供一种具耦合线路的封装基板构造，其可以利用二差分线路在同层耦合及二差分线路在相邻层耦合，不需要因阻抗匹配而设计对称线路，进而使布线不受空间影响，线路设计的弹性大。

为达成本发明的前述目的，本发明一实施例提供一种具耦合线路的封装基板构造，其中所述封装基板构造包含：一介电层，多个上层线路单元，多个下层线路单元及多个导电孔，所述介电层具有一上表面及一下表面，所述上层线路单元设置于所述介电层的上表面并依序间隔排列，每一上层线路单元具有：一上层耦合段；至少一同层耦合段，自所述上层耦合段的至少一端延伸而成；及至少一上层接点，形成于所述至少一同层耦合段的一端缘，每一上层线路单元的同层耦合段与另一上层线路单元的同层耦合段相邻且彼此平行设置；所述下层线路单元设置于所述介电层的下表面并依序间隔排列，每一下层线路单元具有：一下层耦合段，与所述上层耦合段彼此上下对位；至少一下连接段，自所述下层耦合段的至少一端延伸而成；及至少一下层接点，形成于所述至少一下连接段的一端缘，所述下层接点与对应的上层接点电性连接；所述导电孔形成在所述介电层内，所述下层接点通过所述导电孔与所述上层接点电性连接。

再者，本发明另一实施例提供一种具耦合线路的封装基板构造，其中所述具耦合线路的封装基板构造包含：一介电层，多个上层线路单元，多个下层线路单元及多个导电孔，所述介电层具有一上表面及一下表面；所述上层线路单元设置于所述介电层的上表面并依序间隔排列，每一上层线路单元具有：一上层耦合段；两同层耦合段，分别自所述上层耦合段的两端延伸而成；及两上层接点，分别形成于所述两同层耦合段的一端缘，每一上层线路单元的同层耦合段与另一上层线路单元的同层耦合段相邻且彼此平行设置；所述下层线路单元设置于所述介电层的下表面并依序间隔排列，每一下层线路单元具有：一下层耦合段，与所述上层耦合段彼此上下对位；两下连接段，分别自所述下层耦合段的两端延伸而成；及两下层接点，分别形成于所述两下连接段的一端缘，所述下层接点与对应的上层接点电性连接；所述导电孔形成在所述介电层内，所述下层接点通过所述导电孔与所述上层接点电性连接。

为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：

附图说明

图1是本发明一实施例具耦合线路的封装基板构造的立体透视图。

图2是本发明一实施例具耦合线路的封装基板构造的上视图。

图3是本发明另一实施例具耦合线路的封装基板构造的立体透视图。

图4是本发明另一实施例具耦合线路的封装基板构造的上视图。

具体实施方式