[发明专利]阵列基板及其制作方法、显示装置

说明书

技术领域

本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法、显示装置。

背景技术

TFT-LCD面板制作过程中，尤其在源漏（SD）金属制程后，因为已有两层金属的堆积，积累了大量了静电，等待释放，SD金属制成后，会引发大量的静电击穿，尤其是在数据线（Data）线的两端与栅（Gate）金属线交叠的地方。而这个时候由于工艺过程还没结束，并没有过孔层和像素电极ITO层，面板上设计的防静电单元ESD并没有工作，所以不能起到保护作用。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是：如何保护在面板制作过程中不会发生静电击穿现象。

（二）技术方案

为解决上述技术问题，本发明提供了一种阵列基板制作方法，包括步骤：

在基板上形成包括栅线、第一栅极、第二栅极、栅绝缘层、第一有源层及第二有源层的图形；

形成包括数据线、第一源极、第一漏极、第二源极及第二漏极的图形，第一栅极、栅绝缘层、第一有源层、第一源极及第一漏极形成驱动薄膜晶体管；第二栅极、栅绝缘层、第二有源层、第二源极及第二漏极形成静电疏导薄膜晶体管，且使每相邻两条数据线间形成至少一个所述静电疏导薄膜晶体管，以疏导数据线的静电；

形成包括钝化层、过孔及像素电极的图形；

形成外围电路，且将所述第二栅极连接至外围电路的低电平信号端。

其中，在基板上形成栅线、第一栅极、第二栅极、栅绝缘层、第一有源层及第二有源层的图形的步骤具体包括：

形成栅金属薄膜，通过构图工艺形成栅线、第一栅极和第二栅极的图形，使待形成的数据线的每相邻两数据线间对应的区域都形成有第二栅极的图形；

形成栅绝缘层；

形成半导体薄膜，通过构图工艺形成第一有源层及第二有源层的图形，使所述第一有源层和第二有源层分别位于所述第一栅极和第二栅极对应的区域。

其中，形成数据线、第一源极、第一漏极、第二源极及第二漏极的图形的步骤具体包括：

形成源漏金属薄膜，通过构图工艺形成数据线、在第一有源层对应的区域形成第一源极和第一漏极的图形，在第二有源层对应的区域形成第二源极和第二漏极的图形；且使第二源极和第二漏极分别连接相邻两条数据线，第二栅极悬空。

其中，形成第二栅极的图形具体包括：形成在待形成的数据线的每相邻两数据线间N个第二栅极的图形；形成第二有源层的图形具体包括：形成在N个第二栅极的图形对应的区域形成N个第二有源层的图形；形成第二源极和第二漏极的图形具体包括：形成在N个第二有源层的图形对应的区域形成N个第二源极和N个第二漏极的图形，从而形成并联在每相邻两数据线间N个静电疏导薄膜晶体管，N≥1。

其中，在形成第二栅极时具体还包括：形成与第二栅极一体形成的延伸部，所述延伸部用于连接至外围电路的低电平信号端。

其中，所述疏导薄膜晶体管形成在基板边缘的非像素区。

本发明还提供了一种阵列基板，所述阵列基板上每相邻两条数据线之间连接有至少一个静电疏导薄膜晶体管，所述静电疏导薄膜晶体管的源漏分别连接所述相邻两条数据线，栅极连接所述阵列基板的低电压信号端，级联在相邻两条数据线之间的多个静电疏导薄膜晶体管组成静电疏导通路。

其中，每相邻两条数据线之间并联连接多个薄膜晶体管。

其中，所述静电疏导通路位于所述阵列基板边缘的非像素区。

本发明还公开了一种显示装置，包括上述任一项所述的阵列基板。

（三）有益效果

本发明通过在阵列基板在相邻两条数据线间增加至少一个用于静电疏导的薄膜晶体管，提供静电释放的通道，使静电逐级消耗下去，避免了阵列基板在制作过程中发生静电击穿，从而提高良率。

附图说明

图1是本发明实施例的一种阵列基板制作方法流程图；

图2是本发明实施例的一种阵列基板的边缘非像素区的结构示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

如图1所示，本实施例的阵列基板制作方法包括：

步骤S100，在基板上形成包括栅线、第一栅极、第二栅极、栅绝缘层、第一有源层及第二有源层的图形。该步骤具体包括：