[发明专利]用于硅衬底上的III‑V族氮化物层的梯度氮化铝镓和超晶格缓冲层

权利要求书

1.一种集成电路，包括：

硅衬底，具有第一晶格结构；

III族氮化物层，上覆所述硅衬底并且具有第二晶格结构；

晶格匹配结构，布置在所述硅衬底和所述III族氮化物层之间，所述晶格匹配结构被配置成在所述第一晶格结构和所述第二晶格结构之间提供界面，所述晶格匹配结构包括：

第一缓冲区，设置在所述硅衬底上方,并且包括与所述硅衬底直接接触的第一AlN层和与所述第一AlN层直接接触的第二AlN层；

第二缓冲区，设置在所述第一缓冲区上方,并且包括彼此直接接触的多个梯度Al_zGa_1-zN层，所述多个梯度Al_zGa_1-zN层与所述第二AlN层直接接触；以及

超晶格结构，整个设置在所述第二缓冲区上方，包括与所述多个梯度Al_zGa_1-zN层中的一个直接接触的第一AlGaN层、与所述第一AlGaN层直接接触的第二AlGaN层、与所述第二AlGaN层直接接触的第三AlGaN层、与所述第三AlGaN层直接接触的第四AlGaN层，其中，所述第一AlGaN层和第三AlGaN层的每个均具有第一铝浓度，所述第二AlGaN层和第四AlGaN层的每个均具有第二铝浓度，所述第一铝浓度大于所述第二铝浓度。

2.根据权利要求1所述的集成电路，其中，所述晶格匹配结构的第一缓冲区包括形成的厚度为20nm至80nm的第一AlN层和形成的厚度为50nm至200nm的第二AlN层。

3.根据权利要求1所述的集成电路，其中，z从第一梯度Al_zGa_1-zN层到后续的梯度Al_zGa_1-zN层不断降低。

4.根据权利要求1所述的集成电路，其中，所述多个梯度Al_zGa_1-zN层包括三个层。

5.根据权利要求4所述的集成电路，其中，在所述多个梯度Al_zGa_1-zN层的第一层中z为0.9至0.7，在所述多个梯度Al_zGa_1-zN层的第二层中z为0.4至0.6，而在所述多个梯度Al_zGa_1-zN层的第三层中z为0.15至0.2。

6.根据权利要求5所述的集成电路，其中，所述多个梯度Al_zGa_1-zN层的所述第一层的厚度为50nm至200nm，所述多个梯度Al_zGa_1-zN层的所述第二层的厚度为150nm至250nm，而所述多个梯度Al_zGa_1-zN层的所述第三层的厚度为350nm至600nm。

7.根据权利要求1所述的集成电路，其中，所述超晶格结构包括Al_xGa_1-xN层和Al_yGa_1-yN层的交替层，两个邻近的Al_xGa_1-xN层和Al_yGa_1-yN层称为层对，所述超晶格结构包括20对至100对Al_xGa_1-xN/Al_yGa_1-yN层对，以及其中，所述Al_xGa_1-xN层包括第一AlGaN层和所述第三AlGaN层，所述Al_yGa_1-yN层包括所述第二AlGaN层和所述第四AlGaN层。

8.根据权利要求7所述的集成电路，其中，x和y在层对之间保持不变。