[发明专利]半导体存储器件及其操作方法

说明书

相关申请的交叉引用

本申请要求2011年12月22日提交的韩国专利申请No.10-2011-0140195的优先权，其全部内容通过引用合并于此。

技术领域

本发明总体而言涉及一种半导体存储器件及其操作方法，更具体而言涉及一种针对擦除操作而设计的半导体存储器件及其操作方法。

背景技术

半导体存储器件可以包括储存数据的存储器单元阵列，所述存储器单元阵列可以包括多个存储器单元块，存储器单元块又可以包括多个单元串，单元串中包括存储器单元。不同的单元串中所包括的存储器单元可以与多个字线连接，那些与同一字线连接的存储器单元可以称为页。因此，一个存储器单元块可以包括与字线相同数目的页。

半导体存储器件可以对选自多个存储器单元块中的一个存储器单元块执行擦除操作。当将接地电压（约0V）施加到选中的存储器单元块的所有字线（浮置）并且将擦除电压施加到选中的存储器单元块的阱时，可以执行擦除操作。

为了改善存储器单元的阈值电压分布，通过使用增量式步进脉冲擦除（ISPE）过程逐渐地升高擦除电压来执行擦除操作。尽管ISPE擦除操作有助于改善存储器单元的阈值电压分布，但是由于半导体存储器件的集成密度提高，在改善被擦除的存储器单元的阈值电压分布方面存在限制。

发明内容

本发明针对一种可以改善擦除阈值电压分布的半导体存储器件及其操作方法。

本发明的一个实施例提供了一种操作半导体存储器件的方法，包括以下步骤：执行整体擦除操作以使选中的存储器单元块中的与偶数字线和奇数字线连接的所有存储器单元的每个阈值电压都变得比第一目标电平更低；执行擦除操作以使与所述偶数字线连接的存储器单元的每个阈值电压变得比第二目标电平更低；以及执行擦除操作以使与所述奇数字线连接的存储器单元的每个阈值电压变得比第二目标电平更低，其中所述第二目标电平比所述第一目标电平低。

本发明的另一个实施例提供了一种半导体存储器件，包括：存储器单元块，所述存储器单元块包括与偶数字线和奇数字线连接的多个存储器单元；电路组，所述电路组被配置成对所述存储器单元执行擦除操作；以及控制电路，所述控制电路被配置成在擦除操作期间控制电路组以擦除与偶数字线和奇数字线连接的存储器单元。

本发明的另一个实施例提供了一种半导体存储器件，包括：存储器单元块，所述存储器单元块包括与偶数字线和奇数字线连接的多个存储器单元；电路组，所述电路组被配置成对存储器单元执行擦除操作；以及控制电路，所述控制电路被配置成控制所述电路组以将所述存储器单元块中所包括的所有存储器单元的每个阈值电压都降低到最多第一目标电平、将与偶数字线连接的存储器单元的每个阈值电压降低到最多第二目标电平、以及将与奇数字线连接的存储器单元的每个阈值电压降低到最多第二目标电平，其中所述第二目标电平比所述第一目标电平低。

附图说明

通过参照附图详细描述本发明的各个实施例，本领域技术人员将会了解本发明的上述和其它特征以及优点，在附图中：

图1是说明根据本发明的一个实施例的擦除方法的半导体存储器件的框图；

图2是图1的存储器单元阵列的具体电路图；

图3是说明根据本发明的一个实施例的擦除方法的流程图；以及

图4A至图4C是示出采用根据本发明的一个实施例的擦除方法的存储器单元的阈值电压的曲线图。

具体实施方式

下面将参照附图更加全面地描述本发明，附图示出本发明的各个实施例。然而，本发明可以采用不同的方式来实施，而不应理解为限于本文所提供的实施例。确切地说，提供这些实施例使得本说明书清楚且完整，并且向本领域技术人员充分传达本发明的范围。

图1是说明根据本发明的一个实施例的擦除方法的半导体存储器件的框图。

参见图1，半导体存储器件可以包括存储器单元阵列110以及对控制电路组130-180进行控制的控制电路120，所述控制电路组130-180被配置成对存储器单元阵列110中所包括的存储器单元执行编程操作、读取操作或擦除操作，以根据输入数据来设置选中的存储器单元的阈值电压电平。

在NAND快闪器件中，电路组可以包括电压发生电路130、行译码器140、页缓冲器组150、列选择电路160、输入/输出（I/O）电路170、以及通过/失败判定电路180。