[发明专利]一种梯形终端的碳化硅结势垒肖特基二极管器件

说明书

技术领域

本发明主要涉及高压功率半导体器件领域，具体来说，是一种梯形终端的碳化硅结势垒肖特基二极管器件，适用于大功率整流、逆变续流、以及功率因数校正（PFC）系统。

背景技术

随着人们生活水平的不断提高，电子产品对于体积、性能、可靠性和成本等方面不断提出新的要求。然而，考虑到硅材料器件阻挡高电压的能力低，许多商业功率器件正接近受硅材料限制的理论极限。在这种形势下，碳化硅技术问世了。碳化硅具有一系列优胜于硅的性质，如数量级更高的击穿电场、三倍的禁带宽度、比硅大三倍的热导率等，这就使得碳化硅高压二极管器件可以显著提高耐压。

碳化硅结势垒肖特基二极管是一种利用反偏PN结的空间电荷区为肖特基二极管承受较高反偏电压，从而可使其适当降低肖特基势垒以保持较低正向压降的复合结构型器件。该复合结构的设计关键是要保证相邻PN结的空间电荷区在反偏压下能够很快接通，在阴极和阳极之间形成比肖特基势垒更高更宽的PN结势垒，使器件耐压更高。而且，当肖特基二极管正向偏置时，PN结也进入正偏状态，但肖特基二极管的开启电压比PN结低，正向电流将通过肖特基势垒接触走PN结之间的肖特基通道，因而正向压降较低。

众所周知，电子技术的不断发展为半导体功率器件开拓了广泛的应用领域，功率半导体器件在日常生活中也扮演着越来越重要的角色，而衡量一种功率半导体元件的标称级别，主要看其耐压大小。提高功率器件耐压的一个方法就是增加低掺杂外延层的厚度，但这样会增加器件的正向导通电阻，进而增大了正向压降。结势垒肖特基二极管的结终端可以大大降低器件边缘的电场，有效提高器件耐压。对于碳化硅结势垒肖特基二极管，国内外大部分为矩形结终端，从横向电场分布图上观察，电场分布不是很均匀，如果能够通过结构优化提高电场分布的均匀性，势必可以提高器件的耐压值。

发明内容

本发明就是针对上述问题，提出了一种梯形终端的碳化硅结势垒肖特基二极管器件，优于矩形终端的二极管。该结构的器件可以使高场区域的电场分布更加均匀，有效地提高了器件的耐压值。

本发明采用如下技术方案：一种梯形终端的碳化硅结势垒肖特基二极管器件，所述梯形终端的碳化硅结势垒肖特基二极管器件为对称结构，包括：N+型衬底，在N+型衬底上设有N型过渡外延层，在N型过渡外延层上设有N-型外延层，在N-型外延层的内部上方设有2个P型结终端和4个等间距的P+型体区，且2个P型结终端的内边与邻近的2个P+型体区的外边相抵，在N-型外延层的上表面设有2个场氧化层和金属层，所述2个P型结终端的内边界分别与2个场氧化层的内边界对齐，金属层的2个边界分别与2个场氧化层的内边界相抵，并且，P型结终端采用梯形结构，且外边长于内边，即结深向两边递增，不同于常见的矩形结构，所述的P型结终端的掺杂浓度是4个P+型体区的十分之一到五分之一。

与现有技术相比，本发明具有如下优点：

（1）、本发明器件在N-型外延层上设有P型结终端，且采用梯形结构，即结深向两边递增，这样就使得高场区的电场分布更加均匀，在器件外延层厚度不变的情况下可使器件具有更高的耐压值。

（2）、本发明的好处在于有效降低器件表面的局部高场，对器件易击穿的关键位置（P型结终端的内边界）的高场进行了缓解，提高了器件在高温反偏等可靠性考核中的通过率。

（3）、本发明可以有效降低器件表面的局部峰值碰撞电离率，从而降低了器件长期使用后表面漏电的可能性。

（4）、本发明器件采用常规碳化硅工艺，与标准碳化硅二极管制作工艺相兼容，无特殊工艺。

（5）、本发明器件不仅能有效地改善反向特性曲线，还不会对器件的其他性能参数产生影响，对正向特性几乎没有影响。

附图说明

图1是一般的碳化硅结势垒肖特基二极管的器件剖面结构。

图2是本发明改进后的梯形终端的碳化硅结势垒肖特基二极管的器件剖面结构。

图3是本发明器件的反向击穿电压和一般器件的反向击穿电压比较图。可以看出本发明的击穿拐点右移，击穿电压得到了有效提高。

图4是本发明器件的导通压降和一般器件的导通压降比较图。可以看出本发明在改善了器件反向特性曲线的同时，对器件的正向特性几乎没有影响。

图5是本发明器件高场区的横向电场分布和一般结构器件高场区的横向电场分布的比较图。可以看出本发明器件在该区域的横向电场分布更加均匀。

图6是本发明器件工作状态下碰撞电离率和一般结构器件工作状态下碰撞电离率的比较图。可以看出本发明器件局部高场处的碰撞电离率有一定的的降低，提高了器件的可靠性。