[发明专利]具有阵列电熔丝的半导体集成电路及其驱动方法

权利要求书

1.一种半导体集成电路，包括：

正常熔丝单元阵列，所述正常熔丝单元阵列被编程具有正常熔丝数据；

虚设熔丝单元阵列，所述虚设熔丝单元阵列被编程具有验证熔丝数据；以及

传感器，所述传感器被配置成从所述虚设熔丝单元阵列读取所述验证熔丝数据且从所述正常熔丝单元阵列读取所述正常熔丝数据，

其中所述正常熔丝单元阵列被配置成当从所述虚设熔丝单元阵列读取的所述验证熔丝数据与预期值相匹配时来被读取。

2.如权利要求1所述的半导体集成电路，其中，所述虚设熔丝单元阵列包括与验证字线和多个位线耦接的多个单位电熔丝单元。

3.如权利要求1所述的半导体集成电路，其中，所述正常熔丝单元阵列包括与多个正常字线和多个位线耦接的多个单位电熔丝单元。

4.如权利要求2所述的半导体集成电路，其中，所述虚设熔丝单元阵列与所述正常熔丝单元阵列共享所述多个位线。

5.如权利要求2所述的半导体集成电路，其中，所述虚设熔丝单元阵列的所述单位电熔丝单元每个都包括：

第一NMOS晶体管，所述第一NMOS晶体管具有与源极电压端子耦接的源极和用于接收验证编程电压的栅极；以及

第二NMOS晶体管，所述第二NMOS晶体管具有与所述第一NMOS晶体管的漏极耦接的源极、与相应位线耦接的漏极、以及与所述验证字线耦接的栅极。

6.如权利要求3所述的半导体集成电路，其中，所述正常熔丝单元阵列的所述单位电熔丝单元每个都包括：

第三NMOS晶体管，所述第三NMOS晶体管具有与源极电压端子耦接的源极和用于接收相应编程电压的栅极；以及

第四NMOS晶体管，所述第四NMOS晶体管具有与所述第三NMOS晶体管的漏极耦接的源极、与相应位线耦接的漏极、以及与相应字线耦接的栅极。

7.如权利要求2所述的半导体集成电路，其中，所述虚设熔丝单元阵列的所有单位电熔丝单元被配置为断裂的。

8.一种半导体集成电路，包括：

正常熔丝单元阵列，所述正常熔丝单元阵列被编程具有正常熔丝数据，且通过响应于周期性使能的主计数信号而顺序地将多个字线使能，来经由多个位线输出所述正常熔丝数据；

验证计数器，所述验证计数器被配置成响应于加电信号而产生周期性使能的验证计数信号；

虚设熔丝单元阵列，所述虚设熔丝单元阵列被编程具有验证熔丝数据，且通过响应于所述验证计数信号而周期性将验证字线使能直至主计数起始信号被使能，来经由所述多个位线输出所述验证熔丝数据；

传感器，所述传感器被配置成响应于感测放大使能信号而读取加载在所述多个位线上的所述验证熔丝数据和所述正常熔丝数据；

验证器，所述验证器被配置成响应于组合所述传感器的输出信号之中的对应于所述验证熔丝数据的信号，而将所述主计数起始信号使能；

主计数器，所述主计数器被配置成响应于所述主计数起始信号而产生所述主计数信号；以及

寄存器，所述寄存器被配置成储存所述传感器的输出信号之中的对应于所述正常熔丝数据的信号。

9.如权利要求8所述的半导体集成电路，还包括：

混合器，所述混合器被配置成通过混合所述验证计数信号和所述主计数信号来产生所述感测放大使能信号。

10.如权利要求9所述的半导体集成电路，其中，所述混合器包括用于对所述验证计数信号和所述主计数信号执行“或”运算的逻辑运算部。

11.如权利要求8所述的半导体集成电路，其中，所述验证器包括用于对所述传感器的输出信号之中的对应于所述验证熔丝数据的信号执行“与”运算的逻辑运算部。

12.如权利要求8所述的半导体集成电路，其中，所述虚设熔丝单元阵列包括与验证字线和所述多个位线耦接的多个单位电熔丝单元。