[发明专利]半导体装置

说明书

相关申请的交叉引用

将2011年11月4日提交的日本专利申请No.2011-241938的公开内容（包括说明书、附图以及摘要）通过参考全部并入在本申请中。

技术领域

本发明涉及半导体装置，该半导体装置包括用于防止由过电流或者过电压（诸如静电放电（ESD））引起的破坏的保护元件和镇流电阻（ballast resistance）。

背景技术

可以为保护内部电路免受过电流和过电压的保护元件设置镇流电阻。已知的是镇流电阻具有通过防止保护元件中流动的电流集中于某一部分中以及提高电流的均匀性来提高保护元件的放电性能的效果。

另一方面，日本未经审查的专利申请公开No.2002-76279公开了下面描述的技术。首先，绝缘区被形成在SOI衬底的硅层中，并且岛状的半导体区被形成在绝缘区内。半导体区在平面图中具有弯曲的图案。半导体区的一个端部为p⁺区并且另一个端部为n⁺区。半导体区的其它区域为n区。换句话说，半导体区不仅用作二极管，而且通过该n区来用作电阻。以矩阵形式布置多个半导体区并且半导体区并联地耦接。

发明内容

当由ESD引起的过电流在保护元件中流动时，如果一定量或更多的电流流动，则破坏保护元件。该一定量的电流被称为容许电流量。对于保护元件和镇流电阻中的每一个确定容许电流量。当镇流电阻的容许电流量比保护元件的容许电流量小时，镇流电阻可能比保护元件更早被破坏。因此，优选的是镇流电阻的容许电流量被设定为比保护元件的容许电流量大。本发明的发明人研究通过增大镇流电阻的宽度来增大容许电流量。然而，在该情况下，镇流电阻的面积增大。根据这种背景，发明人思考需要在不增大镇流电阻的宽度的情况下增大容许电流。

根据本发明的一个方面，提供了一种半导体装置，其包括：保护元件；以及与保护元件耦接的镇流电阻，并且其中包括在镇流电阻内的多个电阻中的至少一个电阻包括在电流在保护元件中流动的第一方向上延伸的多个第一电阻元件、以及第二电阻元件，该第二电阻元件与第一电阻元件并联地耦接并且在第一方向上延伸，并且第二电阻元件和第一电阻元件在同一条直线上延伸。

在本发明的该方面中，包括在镇流电阻内的电阻中的至少一个电阻具有第一电阻元件和第二电阻元件。第一电阻元件和第二电阻元件彼此并联地耦接。因此，可以增大镇流电阻的容许电流量。第一电阻元件和第二电阻元件在电流在保护元件中流动的第一方向上延伸。第二电阻元件和第一电阻元件位于同一条直线上，使得镇流电阻的宽度没有增大。因此，根据本发明的该方面，可以在不增大镇流电阻的宽度的情况下增大容许电流量。

根据本发明的该方面，可以在不增大镇流电阻的宽度的情况下增大容许电流量。

附图说明

图1是示出根据第一实施例的包括在半导体装置内的保护电路的配置的平面图；

图2是沿着图1中的线A-A'截取的截面图；

图3是图1中示出的半导体装置的电路图；

图4是示出根据第二实施例的包括在半导体装置内的镇流电阻的配置的平面图；

图5是示出根据第三实施例的包括在半导体装置内的镇流电阻的配置的平面图；

图6是沿着图5中的线A-A'截取的截面图；

图7是示出根据第四实施例的包括在半导体装置内的镇流电阻的配置的平面图；

图8是沿着图7中的线A-A'截取的截面图；

图9是示出根据第五实施例的包括在半导体装置内的镇流电阻的配置的平面图；

图10是沿着图9中的线A-A'截取的截面图；

图11是示出根据第六实施例的包括在半导体装置内的镇流电阻的配置的平面图；

图12是沿着图11中的线A-A'截取的截面图；

图13是沿着图11中的线B-B'截取的截面图；

图14是示出根据第七实施例的包括在半导体装置内的镇流电阻的配置的平面图；

图15是示出根据第八实施例的包括在半导体装置内的镇流电阻的配置的平面图；

图16是沿着图15中的线A-A'截取的截面图；

图17是沿着图15中的线B-B'截取的截面图；

图18是示出根据第九实施例的包括在半导体装置内的保护电路的配置的平面图；

图19是沿着图18中的线A-A'截取的截面图；

图20是图18中示出的半导体装置的电路图；

图21是示出根据第十实施例的包括在半导体装置内的保护电路的配置的平面图；