[发明专利]一种低介电常数层的制作方法

说明书

本发明公开了一种低介电常数层的制作方法，本发明所制作的低介电常数层包括两层，下层为采用OMCTS和氧气形成的第一低介电常数层，上层为采用OMCTS和氩气（Ar）形成的第二低介电常数层，由于第二低介电常数层比较硬且具有低介电常数，所以后续抛光过程中作为上层，不易被快速去除，有利于控制抛光速率，保证后续抛光后该电介质层的寄生电阻一致性。

技术领域

本发明涉及半导体技术领域，特别涉及一种低介电常数层的制作方法。

背景技术

在半导体器件的制作过程中，需要制作层间介质。层间介质充当了各层金属间及第一金属层与半导体器件的硅衬底之间的介质材料。通常，层间介质都是采用二氧化硅作为材料的，但是寄生电阻值比较高，会影响最终制作的半导体器件的性能，尤其随着半导体技术的发展，半导体器件的特征尺寸越来越小，这种情况就越来越严重。因此，在层间介质层中增加了可以降低寄生电阻值的低介电常数层，该低介电常数层采用低介电常数材料，例如含有硅、氧、碳和氢元素的类似氧化物的黑钻石（black diamond，BD）等，这样就可以降低整个层间介质层的寄生电阻值。

目前，低介电常数层的制作方法过程为：

第一步骤，在金属层之上或半导体器件的硅沉积上沉积初始介质层，该初始介质层采用二氧化硅作为沉积材料，介电常数为4.6左右；

第二步骤，在初始介质层上沉积低介电常数层，该低介电常数层采用八甲基四硅烷（OMCTS）和氧气的混合气体沉积得到，介电常数为2.79左右。

按照以上步骤得到了层间介质层，该层间介质层的介电常数值控制在3..0～2.7之间，降低整个层间介质层的寄生电阻值。

但是，由于低介电常数层含有大量的碳，所以质地比较软，在后续抛光过程中不容易控制抛光速率，导致抛光去除部分低介电常数层的速度比较快，造成低介电常数层的寄生电阻一致性比较差。

发明内容

有鉴于此，本发明提供一种低介电常数层的制作方法，该方法能够制作质地较硬及低介电常数的电介质层，提高后续抛光后该电介质层的寄生电阻一致性。

本发明的技术方案是这样实现的：

一种低介电常数层的制作方法，该方法包括：

在金属层之上或半导体器件的硅沉积上沉积初始介质层，该初始介质层采用二氧化硅作为沉积材料；

在初始介质层上沉积第一低介电常数层，该第一低介电常数层采用八甲基四硅烷OMCTS和氧气的混合气体沉积得到；

在第一低介电常数层上采用OMCTS和氩气形成第二低介电常数层。

所述在初始介质层上沉积第一低介电常数层之前，该方法还包括：

采用OMCTS和氩气形成第三低介电常数层。

所述采用OMCTS和氩气形成第二低介电常数层为：通入OMCTS的压力为0.65～7托，功率为50～2000瓦，OMTS气体流量为50～2000毫升每分钟，通入氩气的压力为0.65～7托，功率为50～2000瓦，氩气流量为50～2000毫升每分钟。

所述采用OMCTS和氩气的混合气体沉积第二低介电常数层重复设定次数执行。

所述次数为6次。

所述第二低介电常数层为掺杂SICOH和氟离子的氧化膜。

所述在采用OMCTS和氩气的混合气体沉积时，还包括通入氢气H2、氮气N2、氦气He和氖气Ne中的一种和多种组合。