[发明专利]具有穿过衬底通路(TSV)的半导体结构及其形成方法

说明书

一种半导体器件结构(10)包括衬底(12)，所述衬底具有第一浓度和第一导电类型的背景掺杂。穿过衬底通路(TSV)(46)穿过所述衬底。半导体器件(20‑30)耦合到衬底上第一侧的TSV。掺杂区域具有大于第一浓度的第二浓度和第一导电类型的掺杂。

技术领域

本发明一般涉及半导体工艺，更准确地，涉及具有穿过衬底通路(TSV)的半导体结构及其形成方法。

背景技术

在当前的半导体技术中，穿过衬底通路(TSV)可用于提供从集成电路衬底顶部到集成电路衬底背面的连接路径。这允许到集成电路的背面连接。例如，TSV可用于制造到地的背面连接。

附图说明

通过举例的方式示出了本发明，但本发明不限于附图，其中同样的标注符号表明相同的部件。为了简单和清晰而示出了附图的部件，其并不一定是按比例描绘的。

图1示出了根据本发明一个实施例的工艺最初阶段的半导体结构的截面图。

图2示出了根据本发明一个实施例的工艺随后阶段的图1的半导体结构的截面图。

图3示出了根据本发明一个实施例的工艺随后阶段的图2的半导体结构的截面图。

图4示出了根据本发明一个实施例的工艺随后阶段的图3的半导体结构的截面图。

图5示出了根据本发明一个实施例的工艺随后阶段的图4的半导体结构的截面图。

图6示出了根据本发明一个实施例的工艺随后阶段的图5的半导体结构的截面图。

图7示出了根据本发明一个实施例的工艺随后阶段的图6的半导体结构的截面图。

图8示出了根据本发明一个实施例的工艺随后阶段的图7的半导体结构的截面图。

图9示出了根据本发明一个实施例的工艺随后阶段的图8的半导体结构的截面图。

图10示出了根据本发明一个实施例的工艺随后阶段的图4的半导体结构的截面图。

图11示出了根据本发明一个实施例的工艺随后阶段的图10的半导体结构的截面图。

图12示出了根据本发明一个实施例的PIN结构的3维形式。

图13示出了根据本发明一个实施例的具有传输线的PIN结构的3维形式。

图14示出了根据本发明一个实施例的具有感应线圈的PIN结构的3维形式。

具体实施方式

在本发明的一个实施例中，TSV被用于提供从衬底顶部上的器件到衬底背面的路径，例如背面接地。该器件可以是用于高压应用的LDMOS器件，例如RF或者功率放大器应用。LDMOS器件由于其高击穿电压而可用于这样的高压应用。在一个实施例中，TSV用于提供到LDMOS器件的源极的背面接地连接。在一个实施例中，大于或等于20伏特的高电压被施加到LDMOS器件的漏极。然而，当高电压施加到器件的漏极并且源极接地，可以观察到大的漏极漏泄电流。该漏极漏泄电流取决于施加的漏极电压和LDMOS器件的漏极区到TSV的接近程度以及杂质浓度。在高密度设计中，要求LDMOS器件和TSV之间的间隔能够减少该漏极泄漏，但是这样的间隔很大。因此，在一个实施例中，沿着TSV的侧壁形成重掺杂区域，以便改变TSV和衬底之间金属-半导体接触分界面的物理性质，这导致了减小的漏极漏泄电流并且提前杜绝了反偏压漏极-源极结击穿。用这样的方式，不必改变现有的TSV间隔要求。