[发明专利]具有改进的密度和阶梯覆盖率的无定形碳膜的沉积方法

说明书

本发明专利申请是国际申请号为PCT/US2007/071923，国际申请日为2007年6月22日，进入中国国家阶段的申请号为200780024531.2，名称为“具有改进的密度和阶梯覆盖率的无定形碳膜的沉积方法”的发明专利申请的分案申请。

技术领域

本发明的实施例一般涉及集成电路的制造，特别涉及无定形碳层在半导体基板上的沉积。

背景技术

集成电路已发展成复杂的器件，其在单一芯片上可包括数百万计的晶体管、电容器以及电阻器。芯片设计的发展不停地要求更高速的电路系统以及更高的电路密度。对具有更高电路密度的更高速电路的需求对用以制造这种集成电路的材料提出了相应的要求。尤其是，当集成电路组件的尺寸被缩小至亚微米尺寸时，其需要使用不仅是低电阻导电材料（例如铜）以增加器件的电学性能表现，且亦需要使用低介电常数的绝缘材料（一般称为低k材料）。低k材料一般的介电常数低于4.0。

制造包括仅具有少量或是无表面缺陷或特征结构变形的低k材料的器件是有困难的。低k介电材料通常为多孔的，且在接下来的处理步骤中容易被刮伤或受损，因此增加在基板表面形成缺陷的可能性。低k材料一般是易碎的，并可能在常规的研磨处理（如：化学机械研磨；CMP）下变形。限制或减少低k材料的表面缺陷及变形的一个解决办法是在图案化及蚀刻之前，先在暴露的低k材料上沉积一硬质掩模（hardmask）。硬质掩模避免易碎的低k材料的受损及变形。此外，硬质掩模层用作一蚀刻掩模，并与常规平版印刷（lithographic）技术结合，用以避免低k材料在蚀刻的过程中被移除。

一般地，硬质掩模是一中间氧化层，例如二氧化硅或氮化硅。然而，某些器件结构已经包括有二氧化硅及/或氮化硅层，例如镶嵌结构。所以，这种器件结构无法利用二氧化硅或氮化硅硬质掩模来作为蚀刻掩模以形成图案，因为在硬质掩模及其下方材料之间存在有很小的蚀刻选择性或无蚀刻选择性，也就是说，硬质掩模的移除将对下方的层造成无法接受的损害。为了用作氧化层的蚀刻掩模（例如：二氧化硅或氮化硅），材料必须对那些氧化层具有良好的蚀刻选择性。含氢的无定形碳（amorphous hydrogenated carbon）是针对二氧化硅或氮化硅材料而用作硬质掩模的材料。

含氢的无定形碳，也称的为无定形碳，并且以a-C:H来代表，其实质上是缺乏长程晶序（long-range crystalline order）的碳材料，其可包含相当大的氢含量，例如在大约10至45原子百分比的等级。因为其所具有的化学惰性、光学透明度、以及良好机械特性，a-C:H在半导体应用上被用作硬质掩模材料。虽然可利用各种技术沉积a-C:H膜，但由于成本效率及膜特性的可调性，所以广泛地使用等离子体辅助化学气相沉积法(Plasma Enhanced Chemical VaporDeposition,PECVD)。在典型的PECVD处理中，烃来源（例如：夹带于载气中的气相烃或液相烃的蒸气）被导入PECVD处理室中。等离子体引发气体（一般为氦）亦被导入处理室中。等离子体接着在处理室中被引发，用以产生激发态的CH-自由基。激发态的CH-自由基与放置在处理室中基板的表面化学地结合，用以在其上形成所需的a-C:H膜。

图1A-1E说明了在并入作为硬质掩模的a-C:H层的集成电路制造顺序中的不同阶段时的基板100的剖视示意图。基板结构150代表基板100和形成在基板100上的其它材料层。图1A说明具有已按常规形成于其上的材料层102的基板结构150的剖视示意图。材料层102可以是低k材料及/或氧化物，例如二氧化硅(SiO₂)。

图1B描述沉积在图1A的基板结构150上的无定形碳层104。无定形碳层104是通过常规的方法（例如通过PECVD）而形成在基板结构150上的。无定形碳层104的厚度根据处理的特定阶段而可变动。一般来说，无定形碳层104的厚度介于约500埃至约10000埃范围间。根据在制造顺序中使用的对能量变化灵敏（energy sensitive）的光刻材料108的蚀刻化学性，在形成对能量变化灵敏的光刻材料108之前，在无定形碳层104上可先形成一任选的覆盖层(未显示)。当其中的图案被转移时，任选的覆盖层用作无定形碳层104的掩模，并且保护无定形碳层104远离对能量变化灵敏的光刻材料108。