[发明专利]一种发光二极管的外延片以及发光二极管

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种发光二极管的外延片以及发光二极管。

背景技术

发光二极管芯片为半导体晶体，是发光二极管的核心组件。发光二极管芯片包括外延片以及在外延片上制作的电极。

其中，外延片包括衬底以及依次层叠在衬底上的缓冲层、n型层、多量子阱层和p型层，多量子阱层为由量子垒层和量子阱层交替生长形成的多层结构，且量子垒层和量子阱层由不同的材料制成，现有多量子阱层中的量子垒层一般由不掺杂的GaN制成，量子阱层一般由InGaN制成。由于GaN量子垒层和InGaN量子阱层之间能极差较小，电子容易在工作电压的驱动下到达p区和空穴复合，形成电子溢流，降低了发光效率。为了防止电子溢流，现有的发光二极管芯片的外延片一般会在多量子阱层和p型层之间设置电子阻挡层。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

现有的外延片中的电子阻挡层在阻挡电子的同时，也阻挡了空穴向量子阱的跃迁，并且较厚的电子阻挡层和量子垒层之间会产生晶格失配，从而形成应力聚集区，导致了靠近p型层的量子阱能带弯曲严重。

发明内容

为了解决现有技术的问题，本发明实施例提供了一种发光二极管的外延片以及发光二极管。所述技术方案如下：

一方面，本发明实施例提供了一种发光二极管的外延片，所述外延片包括：

衬底以及依次层叠在所述衬底上的缓冲层、n型层、多量子阱层和p型层，所述多量子阱层包括若干个量子垒层和若干个与所述量子垒层相互交替生长的量子阱层，所述p型层直接设于所述多量子阱层上，所述多量子阱层中的靠近所述p型层的三个所述量子垒层中的至少一个为Al_xIn_yGa_1-x-yN层，其中，0<x<0.5,0<y<0.5。

优选地，所述多量子阱层中的靠近所述p型层的三个所述量子垒层均为Al_xIn_yGa_1-x-yN层。

优选地，各所述量子垒层均为Al_xIn_yGa_1-x-yN层。

优选地，所述Al_xIn_yGa_1-x-yN层的厚度不大于15nm。

优选地，所述多量子阱层中的最靠近所述p型层的量子垒层为不掺杂的Al_xIn_yGa_1-x-yN层。

进一步地，所述多量子阱层中的除最靠近所述p型层的量子垒层以外的其它所述量子垒层为n型掺杂的Al_xIn_yGa_1-x-yN层。

更进一步地，所述n型层由n型掺杂的GaN制成，所述n型掺杂的Al_xIn_yGa_1-x-yN层的n型掺杂的浓度不高于所述n型层的n型掺杂的浓度。

优选地，所述p型层为复合层，所述复合层包括p型GaN层和p型GaN接触层。

另一方面，本发明实施例还提供了一种发光二极管，所述发光二极管包括上述外延片以及在所述外延片上制作的电极。

本发明实施例提供的技术方案带来的有益效果是：

通过将多量子阱层中的靠近p型层的三个量子垒层中的至少一个设为Al_xIn_yGa_1-x-yN层，能有效提高势垒高度，提高了电子的限制能力，防止了电子溢流；并且通过将p型层直接设于多量子阱层上，即本发明的外延片中不包括电子阻挡层，从而避免了电子阻挡层对于多量子阱层的极化作用，减弱了靠近p型层的量子阱的能带弯曲，提高了空穴的注入效率，从而提高了发光强度。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例一提供的一种发光二极管的外延片的结构示意图；

图2是本发明实施例二提供的一种发光二极管的外延片的结构示意图。

具体实施方式