[发明专利]具有非正交元件的半导体器件

说明书

技术领域

本发明总的来说涉及半导体领域，更具体地，涉及具有非正交元件的半导体器件。

背景技术

半导体集成电路(IC)工业经历了指数增长。IC材料和设计的技术进步产生了多代IC，每一代都具有比前一代更小和更复杂的电路。在IC演进的过程中，功能密度(即，每芯片面积的互连器件的数量)通常增加，而几何尺寸(即，可使用制造工艺制造的最小部件(或线))减小。这种比例缩小工艺通常通过增加生产效率和降低相关成本来提供益处。这样的比例缩小还增加了处理和制造IC的复杂性，对于将实现的这些进步，需要IC处理和制造方面的类似开发。

减小半导体IC的几何尺寸的一个挑战是半导体器件的元件之间互连的形成。这些互连可能占据半导体器件布局的宝贵面积。因此，期望一种可以减小布局面积并提供半导体器件的元件之间的互连的灵活图案化的器件和方法。

发明内容

根据本发明的一个方面，提供了一种半导体器件，包括：第一栅极结构区段和共线的第二栅极结构区段；第三栅极结构区段和共线的第四栅极结构区段；以及互连结构，从第一栅极结构区段延伸到第四栅极结构区段，其中，互连结构设置在第一栅极结构区段和第四栅极结构区段之上。

优选地，互连结构包括：第一部分，设置在第一栅极结构区段上；第二部分，设置在第四栅极结构区段上，其中，第一部分和第二部分基本平行；以及第三部分，连接第一部分和所述第二部分，其中，第三部分基本垂直于第一部分和第二部分。

优选地，该器件进一步包括：与互连结构共面的接触插塞。

优选地，该器件进一步包括：间隔元件，形成在第一栅极结构区段和第四栅极结构区段的侧壁上，其中，互连结构设置在间隔元件的顶面上。

优选地，互连结构包括钨。

优选地，第一栅极结构区段相对于第三栅极结构区段非正交，使得从第一栅极结构区段的第一端到第三栅极结构区段的第一端绘制的假想线相对于第一栅极结构区段的侧壁非正交。

根据本发明的另一方面，提供了一种半导体器件，包括：衬底；第一栅极结构，设置在衬底上；第二栅极结构，设置在衬底上与第一栅极结构相邻并且平行于第一栅极结构，其中，第一栅极结构相对于第二栅极结构非正交地设置；第三栅极结构，与第一栅极结构对准并且与第一栅极结构相距第一距离，其中，第三栅极结构平行于第二栅极结构；以及互连结构，位于第二栅极结构和第三栅极结构之间。

优选地，第一栅极结构相对于第二栅极结构非正交，使得从第一栅极结构的第一端到第二栅极结构的第一端绘制的假想线相对于第一栅极结构和第二栅极结构中的至少一个的侧壁非正交。

优选地，第一栅极结构的第一端和第二栅极结构的第一端设置在隔离区上。

优选地，第一栅极结构的第一端相对于第一栅极结构的侧壁非正交。

优选地，该半导体器件进一步包括：第四栅极结构，与第二栅极结构对准并且与第二栅极结构相距第二距离。

优选地，互连结构与延伸通过第二栅极结构和第三栅极结构的平面不共面。

优选地，互连结构与连接至第一栅极结构的接触元件共面。

优选地，第一距离和第二距离基本相等，并且第三栅极结构和第一栅极结构之间的空间在平行于第一栅极结构的长度的方向上相对于第四栅极结构和第二栅极结构之间的空间偏移。

根据本发明的又一方面，提供了一种半导体制造的方法，包括：在半导体衬底上形成第一栅极结构和第二栅极结构；以及同时切割第一栅极结构和第二栅极结构，其中，第一栅极结构被切割以形成第一区段和第二区段，并且第二栅极结构被切割以形成第三区段和第四区段，其中，切割包括执行第一栅极结构和第二栅极结构的倾斜切割。

优选地，形成第一栅极结构和第二栅极结构包括：形成介电层；在介电层上形成多晶硅层；以及图案化介电层和多晶硅层，以提供第一栅极结构和第二栅极结构。

优选地，倾斜切割相对于第一栅极结构的长度约为45度。

优选地，该方法进一步包括：形成连接第一栅极结构的第二区段和第二栅极结构的第三区段的互连结构，其中，形成互连结构包括在第二区段上和第三区段上形成导电材料。

优选地，该方法进一步包括：与形成互连结构同时形成连接至第一栅极结构的接触插塞。

优选地，该方法进一步包括：在第一栅极结构的第二区段和第二栅极结构的第三区段的侧壁上形成间隔元件，并且形成互连结构包括在间隔元件的顶面上形成导电材料。

附图说明