[发明专利]一种ESD保护器件及其制备方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及一种ESD保护器件及其制备方法。

背景技术

随着集成电路工艺的不断发展，晶体管尺寸已经缩减到亚微米甚至深亚微米阶段。器件物理尺寸的减小，大大提高了电路的集成度，但是高集成度器件的可靠性问题也随之而来。ESD（静电放电）就是引起电子设备与元器件失效的最主要原因之一。这主要是因为随着元器件尺寸的缩小，MOS元件的栅极氧化层厚度逐渐变薄，这种变化虽然可以大幅度提高电路的工作效率，但是却使电路变得更加脆弱，从而在受到静电冲击时，电路很容易失效。

为了解决由于ESD造成的电子设备与元器件的可靠性问题，集成电路中必须加入具有高性能、高耐受力的ESD保护器件。ESD保护器件一般配置在电路的信号线路与接地端之间，在电路正常工作状态下，ESD保护器件两端被中间的介质层隔开，呈现出高阻状态，信号不会通过ESD保护器件而流入接地端。当电路受到ESD影响时，例如人皮肤上的静电施加在电路上时，电路中出现一个很大的电压值，大电压的产生使得ESD保护器件两端出现大的电势差，此时ESD保护器件被击穿，由高阻状态转变为导通状态，这样就将静电导入到接地端，避免了工作电路因为电压过大造成的损坏。在静电导出后，ESD保护器件两端的电势差也随之消失，ESD保护器件又回到高阻状态。

传统的ESD保护器件的制作方法流程如图1a至1f所示。

如图1a所示，选取半导体衬底1，所述半导体衬底1上有其保护作用的氮化硅层2。

如图1b所示，在所述氮化硅层2上开槽，使所述半导体衬底1裸露出来。

如图1c所示，对所述半导体衬底1的裸露出来的部分进行刻蚀，使所述半导体衬底1在所述裸露出来的部分中形成沟槽。

如图1d所示，使用氧化工艺在所述半导体衬底1的所述沟槽的内壁和底部上形成氧化层3，所述氧化层3主要起绝缘的作用。

如图1e所示，在所述半导体衬底1的沟槽中填充多晶硅4，所述多晶硅4将该沟槽填满。

如图1f所示，将所述氮化硅层2以及露出所述半导体衬底1的表面的多晶硅4去除。这样，就能够利用所述多晶硅4制作PN结二极管，所述PN结二极管为ESD保护器件。随着当前高速信号传输的应用越来越多，ESD保护器件自身的寄生电容越大对高速信号传输所造成的信号失真、损耗影响也就越大。由于根据现有技术的此类ESD保护器件是利用PN结的反向击穿原理来达到静电保护的目的的，其采用的是半导体制作工艺，因此此类ESD保护器件往往要用较高的制造成本才能达到超小寄生电容容值与漏电流电流值（例如，实现小于0.2pf的寄生电容容值和小于100nA的漏电流流值）。此外通过此类ESD保护器件的电流过大时，可能会造成ESD器件炸裂而形成开路现象。

发明内容

本发明针对现有技术中ESD保护器件的上述缺陷，提供一种能够克服上述缺陷的ESD保护器件及其制备方法。

本发明提供一种ESD保护器件，该ESD保护器件包括：

第一覆铜板CCL衬底，所述第一CCL衬底由第一核层（22）和分别位于所述第一核层（22）相对立的两侧上的第一铜层（21）和第二铜层（23）构成；

在所述第二铜层（23）中形成并延伸到所述第一核层（22）中的第一沟槽；

填充在所述第一沟槽中的浆料层（29）；以及

覆盖在所述第二铜层（23）上的第一树脂层（24）。

本发明还提供一种制备ESD保护器件的方法，包括：

提供第一覆铜板CCL衬底，所述第一CCL衬底由第一核层（22）和分别位于所述第一核层（22）相对立的两侧上的第一铜层（21）和第二铜层（23）构成；

在所述第二铜层（23）中形成延伸到所述第一核层（22）中的第一沟槽；

在所述第一沟槽中以及所述第二铜层（23）的表面上形成第一树脂层（24）；

在所述第一树脂层（24）上形成保护层（31）；

去除所述第一沟槽中及该第一沟槽上方部分的所述第一树脂层（24）和所述保护层（31）以形成第二沟槽；

在所述第二沟槽中和所述保护层（31）上形成浆料层（29）；以及

去除位于所述第一树脂层（24）上的所述保护层（31）和所述浆料层（29）。