[发明专利]芯片及载板的封装方法

说明书

技术领域

本发明涉及一种芯片及载板的封装方法，尤其是利用在薄型的载板上制作稳固结构，来容载芯片。 

背景技术

参见图1，为现有技术芯片及载板的封装结构的剖面示意图。如图1所示，现有技术芯片及载板的封装结构200包含由一第一线路金属层16、一第二线路金属层18及一介电材料层30所构成的薄型芯片载板1、芯片50以及注入材料60以及胶装封模材料90。 

第一线路金属层16镶嵌于该介电材料层30中，并与该介电材料层30形成一共面平面，该第二线路金属层18填满形成于该介电材料层30的另一表面，并填满该介电材料层30的孔洞而与该第一线路金属层16连接。薄型芯片载板1还包含突出于该共面平面、与该第一线路金属层16连接的多个焊垫24，以及覆盖该介电材料层30的另一表面及部分的该第二线路层18的防焊层20。 

芯片50的接脚52与焊垫24连接，并且在芯片50下连接接脚52与焊垫24的部分填入注入材料60。最后将芯片50及薄型芯片载板1以胶装封模材料90封装包覆。 

现有技术芯片及载板的封装结构的缺点在于，由于薄型芯片载板1的厚度在70μm-150μm之间，且薄型芯片载板的制成与芯片封装的制程通常由不同的公司分工完成，由于薄型芯片载板较薄，不论运送或是填入注入材料、以胶装封模材料封装包覆时，都可能产生弯曲、变形等问题，因此，为了考虑偏差的补偿，而使得线路设计受到限制，线宽无法设计的更细。 

此外，这种芯片及载板的封装结构的厚度为1.2mm-2.0mm，在面对电子产品轻薄短小的设计上明显不足，且用于胶装封模(Molding)的胶装封模材料价格昂贵，这也使得成本提高，而在市场上不具有竞争力。因此，需要一种 能够设计更细线路、且减少总厚度及成本的封装结构及方法。 

发明内容

本发明的主要目的是提供一种芯片及载板的封装方法，该方法主要包含：一薄型芯片载板制作步骤、一结构层制作步骤、一芯片连接步骤以及一注入材料填入步骤。 

该薄型芯片载板制作步骤，制作总厚度范围在70μm-150μm的一薄型芯片载板，该薄型芯片载板包含一介电材料层、一第一线路金属层以及一第二线路金属层，该第一线路金属层镶嵌于该介电材料层，并与该介电材料层形成一共面表面，该第二线路金属层透过填满该介电材料层的孔洞与该第一线路金属层连接，该薄型芯片载板包含凸出该共面表面10μm-15μm的多个焊垫。 

该结构层制作步骤，是在该薄型芯片载板共面平面的周围上，各设置一稳固结构，该稳固结构包含下部的一黏着层以及上方的一稳固层，而提供一容置空间。该芯片连接步骤，是将一芯片设置于该容置空间中，使该芯片的多个接脚分别与该等焊垫连接。该注入材料填入步骤，是将该芯片下方的该容置空间填入一注入材料，以使该芯片的该等接脚及该等焊垫的连接稳固，其中经过封装后总厚度范围在300μm-850μm之间。 

本发明的特点在于，由于不需要传统的胶装封模(Molding)，而能够降低封装后载板及芯片的总厚度，同时节省成本，另外，藉由稳固结构来避免薄型芯片载板弯曲，能够设计更细、更高密度的线路排列，而无须考虑因为弯曲所需要的补偿。 

附图说明

图1为现有技术芯片及载板的封装结构的剖面示意图； 

图2为本发明芯片及载板的封装方法的流程图； 

图3A至图3K为本发明芯片及载板的封装方法的逐步剖面示意图；以及 

图4A和图4B为本发明芯片及载板的封装方法的另一实施例的部分逐步剖面示意图。 

其中，附图标记说明如下： 

1薄型芯片载板 

2薄型芯片载板 

10铜层 

12孔槽 

14导电金属层 

16第一线路金属层 

18第二线路金属层填满 

20防焊层 

22第二防焊层 

24焊垫 

30介电材料层 

40稳固结构 

42黏着层 

44稳固层 

50芯片 

52接脚 

60注入材料 

90胶装封模材料 

100载板 

150光阻层 

200芯片及载板的封装结构 

S1芯片及载板的封装方法 

S10薄型芯片载板制作步骤 

S11基材准备步骤 

S13部分蚀刻步骤