[发明专利]阵列基板及其制备方法、显示装置

说明书

技术领域

本发明涉及液晶显示领域，尤其涉及一种阵列基板及其制备方法、显示装置。

背景技术

高级超维场转换技术(ADvanced Super Dimension Switch，AD-SDS，简称ADS)，通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。

为提高像素成像品质，阵列基板中非晶氧化铟锡(ITO)公共电极的方块电阻越小越好；换言之，非晶ITO公共电极的厚度越厚越好。但是，当非晶ITO公共电极的沉积厚度提高至700埃左右时，由于玻璃基板中心和边缘沉积环境存在差别，玻璃基板边缘的非晶ITO开始多晶化，而多晶ITO与非晶ITO的刻蚀速度差异极大，所以，在刻蚀工序可能会因为边缘多晶ITO刻蚀速度较慢而导致边缘非晶ITO残留，使得像素之间通过残留非晶ITO相连，造成面板像素不良，所以，不能简单通过提高非晶ITO公共电极构图工艺中非晶ITO的沉积厚度，来提高ITO公共电极的厚度。

发明内容

有鉴于此，本发明的主要目的在于提供一种阵列基板及其制备方法、显示装置，能够提高面板成像品质，且不会造成像素不良。

为达到上述目的，本发明的技术方案是这样实现的：

一种阵列基板的制备方法，所述阵列基板包括像素电极和公共电极，所述公共电极为狭缝电极，所述像素电极和公共电极之间形成多维电场，该方法包括：

在基板表面涂覆负性光刻胶；

在基板背面进行曝光，之后使用负性光刻胶显影液进行显影；

在基板上沉积一层非晶ITO，之后剥离负性光刻胶；

执行退火工艺。

非晶ITO公共电极构图工艺中沉积的非晶ITO厚度与基板上像素电极的ITO厚度相同。

所述在基板上沉积一层非晶ITO为：

沉积非晶ITO，所述非晶ITO的厚度等于或大于非晶ITO公共电极构图工艺中沉积的非晶ITO的厚度。

所述公共电极位于像素电极的上方。

一种阵列基板，包括像素电极和公共电极，所述公共电极为狭缝电极，所述像素电极和公共电极之间形成多维电场，所述公共电极的非晶ITO厚度大于像素电极的ITO厚度。

一种显示装置，包括上述的阵列基板。

本发明阵列基板及其制备方法、显示装置，在基板表面涂覆负性光刻胶；在基板背面进行曝光，之后使用负性光刻胶显影液进行显影；在基板上沉积一层非晶ITO，之后剥离负性光刻胶；执行退火工艺。本发明在现有制备阵列基板的基础上，通过追加一次负性光刻胶涂胶曝光显影、一次沉积、一次剥离，提高了非晶ITO公共电极厚度，从而减小了公共电极的方块电阻，提高了面板成像品质；并且，本发明不会一次性沉积过厚的非晶ITO，从而能够避免基板边缘非晶ITO多晶化，因此，能够避免边缘非晶ITO残留导致的像素不良；并且，本发明不需要追加额外掩膜板来提高非晶ITO公共电极厚度，所以开销较小。

附图说明

图1为本发明实施例一种阵列基板的制备方法流程示意图；

图2为本发明实施例一种进行非晶ITO公共电极构图工艺后的面板俯视图；

图3为图2中A-A’方向的像素区截面图；

图4为基于图3所示像素区结构，在基板表面涂覆负性光刻胶后的像素区结构示意图；

图5为本发明实施例在基板背面进行曝光的示意图；

图6为基于图4，使用负性光刻胶显影液进行显影后的像素区结构示意图；

图7为基于图6，沉积非晶ITO后的像素区结构示意图；

图8为基于图7，剥离负性光刻胶后的像素区结构示意图。

附图标记说明：

1、基板(GLASS)；2、边缘区域(BONDING AREA)；3、面板(PANEL)；4、栅电极和栅极扫描线(GATE LAYER)；5、数据线和源漏极(SD LAYER)；6、公共电极(COMMON ITO)；7、栅绝缘层(GATE INSULATOR)；8、钝化层(PASSIVATION LAYER)；9、像素电极(PIXEL ITO)；10、负性光刻胶；11、非晶ITO。

具体实施方式