[发明专利]阵列基板及其制备方法、显示装置无效
| 申请号： | 201210274346.1 | 申请日： | 2012-08-02 |
| 公开（公告）号： | CN103579104A | 公开（公告）日： | 2014-02-12 |
| 发明（设计）人： | 徐少颖;谢振宇;郭建 | 申请（专利权）人： | 北京京东方光电科技有限公司 |
| 主分类号： | H01L21/77 | 分类号： | H01L21/77;G02F1/1343;G02F1/1362 |
| 代理公司： | 北京派特恩知识产权代理事务所(普通合伙) 11270 | 代理人： | 王黎延;任媛 |
| 地址： | 100176 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 阵列 及其 制备 方法 显示装置 | ||
【权利要求书】：
1.一种阵列基板的制备方法，所述阵列基板包括像素电极和公共电极，所述公共电极为狭缝电极，所述像素电极和公共电极之间形成多维电场，其特征在于，该方法包括：
在基板表面涂覆负性光刻胶；
在基板背面进行曝光，之后使用负性光刻胶显影液进行显影；
在基板上沉积一层非晶ITO，之后剥离负性光刻胶；
执行退火工艺。
2.根据权利要求1所述的方法，其特征在于，所述非晶ITO公共电极构图工艺中沉积的非晶ITO厚度与基板上像素电极的ITO厚度相同。
3.根据权利要求1所述的方法，其特征在于，所述在基板上沉积一层非晶ITO为：
沉积非晶ITO，所述非晶ITO的厚度等于或大于非晶ITO公共电极构图工艺中沉积的非晶ITO的厚度。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述公共电极位于像素电极的上方。
5.一种阵列基板，包括像素电极和公共电极，所述公共电极为狭缝电极，所述像素电极和公共电极之间形成多维电场，其特征在于，所述公共电极的非晶ITO厚度大于像素电极的ITO厚度。
6.一种显示装置，其特征在于，包括如权利要求5所述的阵列基板。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京京东方光电科技有限公司，未经北京京东方光电科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210274346.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
