[发明专利]用于碳化硅器件的边缘终端结构和制造包含该结构的碳化硅器件的方法

说明书

优先权和相关申请的交叉引用

本申请是2005年11月8日提出的、名称为“MULTIPLE FLOATING GUARD RING EDGE TERMINATION FOR SILICON CARBIDE DEVICES AND METHODS OF FABRICATING SILICON CARBIDE DEVICES INCORPORATING SAME”的美国专利申请第11/268789号的部分连续申请，该申请是2003年12月9日提出的美国专利申请第10/731860号的继续申请，其要求2003年1月15日提出的、名称为“MULTIPLE FLOATING GUARD RING EDGE TERMINATION FOR SILICON CARBIDE DEVICES AND METHODS OF FABRICATING SILICON CARBIDE DEVICES INCORPORATING SAME”的美国专利申请第60/440193号的优先权，这里通过引用的方式结合它们的全部公开内容。

技术领域

本发明涉及微电子器件，更特别地涉及用于碳化硅器件的边缘终端（edge termination）。

背景技术

能够处理例如大约600V和大约2.5 kV之间的电压的高电压碳化硅（SiC）肖特基二极管，预期与制造的具有类似额定电压的硅PIN二极管相竞争。这种二极管可以处理大约100安培或更大的电流，这取决于它们的有效面积。高电压肖特基二极管具有多种重要应用，特别是在功率调节、分配和控制领域。

SiC肖特基二极管在这些应用中的重要特性是它的开关速度。基于硅的PIN器件典型地具有相对较低的开关速度。硅PIN二极管可以具有近似20 kHz的最大开关速度，这取决于它的额定电压。相反，基于碳化硅的器件理论上能够达到高得多的开关速度，例如比硅超出大约100倍。此外，碳化硅器件能够处理比硅器件更高的电流密度。

常规的SiC肖特基二极管结构具有n型SiC衬底，其上形成作为漂移区的n-外延层。该器件典型地包括直接形成在该n-层上的肖特基接触。环绕在该肖特基接触周围的是典型地由离子注入形成的p型JTE（结终端延伸（junction termination extension））区。该注入物可以是铝、硼或其他任何合适的p型掺杂剂。该JTE区的目的是减少或阻止聚集在边缘的电场，以及减少或阻止该耗尽区（depletion region）与该器件表面相互作用。表面效应会使得该耗尽区不均衡扩展，这会对该器件的击穿电压造成不利影响。其他终端技术包括会受到表面效应更严重影响的保护环和浮置场环（floating field ring）。还可以通过注入n型掺杂剂（例如氮或磷）来形成沟道停止区，以防止该耗尽区延伸到该器件的边缘。

在Singh et al., ISPSD’97, pp. 157-160的“Planar Terminations in 4H-SiC Schottky Diodes With Low Leakage And High Yields”这记载了SiC肖特基二极管的其他常规的终端。在Ueno et al., IEEE Electron Device Letters, Vol. 16, No. 7, July, 1995, pp. 331-332的“The Guard-Ring Termination for High-Voltage SiC Schottky Barrier Diodes”中公开了用于SiC肖特基势垒二极管的p型外延保护环终端。此外，在名称为“SiC Semiconductor Device Comprising A PN Junction With A Voltage Absorbing Edge”的公开PCT申请第WO97/08754号中公开了其他的终端技术。

如上简单讨论地，结终端延伸（JTE）、多浮置保护环（MFGR）和场板（field plate,FP）是高电压碳化硅器件中常用的终端方案。JTE可以是非常有效的边缘终端，然而JTE也会需要对有效掺杂浓度和结深度的乘积的严格控制。而且，由于增加光刻和注入步骤会导致额外的制造成本。