[发明专利]用于3D拓扑图形晶片的光刻模型

说明书

背景技术

可以将光刻设备例如用在集成电路(ICs)的制造中。在这种情形中，掩模可以包含对应于所述IC的单层的电路图案，并且可以将该图案成像到已经涂覆了一层辐射敏感材料(抗蚀剂)的衬底(硅晶片)上的目标部分(包括一个或多个管芯)上。通常，单个晶片将包含相邻目标部分的整个网络，其中所述相邻目标部分通过投影系统被一次一个地连续辐射。在一种类型的光刻投影设备中，通过将整个掩模图案一次曝光到所述目标部分上来辐射每一目标部分；这样的设备通常称作为晶片步进机。在通常称为步进和扫描设备的可选设备中，通过在沿给定的参考方向(“扫描”方向)于投影束下逐步扫描掩模图案的同时沿与该方向平行或反向平行的方向同步地扫描所述衬底台来辐射每一目标部分。因为通常投影系统将具有放大因子(magnification factor)M(通常M＜1)，衬底台被扫描的速度V将是掩模台被扫描的速度的M倍。

在使用光刻投影设备的制造过程中，掩模图案被成像到至少部分地由一层辐射敏感材料(抗蚀剂)覆盖的衬底上。在该成像步骤之前，衬底可以经过多种工序，例如涂底料、抗蚀剂涂覆和软烘烤。在曝光之后，衬底可以经过其它工序，例如曝光后烘烤(PEB)、显影、硬烘烤和成像特征的测量/检验。这一系列的工序被用作对器件(例如IC)的单层进行图案化的基础。然后，这样的图案化层可以经过多种处理，例如蚀刻、离子注入(掺杂)、金属化、氧化、化学-机械抛光等，以完成一个单层。如果需要几个层，则对于每个新的层必须重复整个工序或其变体。最后，在衬底(晶片)上将形成器件的阵列。然后，这些器件通过例如划片(dicing)或切割等技术彼此分割开，然后独立的器件可以安装到连接到插脚等的载体上。

基于简明的原因，投影系统在下文中被称为“透镜”；然而，该术语应该被广义地解释为包含不同类型的投影系统，包括例如折射式光学系统、反射式光学系统和反射折射式系统。辐射系统还可以包括根据任一种这种设计类型的用于引导、成形或控制投影辐射束的构件，并且这种构件在下文中还可以统称或单一地称为“透镜”。而且，光刻设备可以是具有两个或更多个衬底台(和/或两个或更多个掩模台)的类型。在这种“多台”的装置中，附加的台可以并行地使用，或可以在一个或多个台上执行预备步骤的同时使用一个或多个其它的台进行曝光。

上面提及的光刻掩模包括对应于将要被集成到硅晶片上的电路部件的几何图案。用来形成这种掩模的图案使用计算机辅助设计(“CAD”)程序来生成，这种过程通常被称为电子设计自动化(“EDA”)。大多数CAD程序依照一组预定的设计规则以便产生功能化掩模。这些规则通过过程和设计限制来设定。例如，设计规则限定电路器件(例如栅极、电容等)或互连线之间的间隔容许量，使得确保电路器件或线不会彼此以不希望的方式相互作用/影响。通常，设计规则限制被称为“临界尺寸”(“CD”)。电路的临界尺寸CD可以被定义成线或孔的最小宽度或两条线或两个孔之间的最小间隔。因此，CD决定所设计的电路的总的尺寸和密度。当然，集成电路制造的目标之一是(通过掩模)在晶片上忠实地复制原始电路设计。

正如所知的，微光刻是制造半导体集成电路的核心步骤，其中形成在半导体晶片衬底上的图案限定半导体器件的功能元件，例如微处理器、存储器芯片等。类似的光刻技术还用于形成平板显示器、微电子机械系统(MEMS)以及其他器件。

随着半导体制造工艺的继续发展，电路元件的尺寸持续地减小，同时在过去的十年中每个器件的功能元件(诸如晶体管等)的数量逐步地增长，遵循通常所说的“摩尔定则”。在当前的技术状态下，使用光学光刻投影系统(已知为扫描器)制造先进器件的关键层，其中该光学光刻投影系统使用来自深紫外激光源的照射将掩模图像投影到衬底上，形成尺寸远小于100nm、即小于投影光的半波长的单个电路特征。

根据分辨率公式CD＝k1×λ/NA，其中印刷尺寸小于光学投影系统的经典分辨率极限的特征的工艺通常被称为低-k1(low-k1)光刻术，其中λ是所用辐射的波长(目前大多数情况下是248nm或193nm)，NA是投影光学系统的数值孔径，CD是临界尺寸(通常是印刷的最小特征尺寸)，以及k₁是经验分辨率因子。通常k1越小，越难以在晶片上复制类似电路设计者计划的形状和尺寸的图案以便实现特定电功能和性能。为了克服这些困难，对投影系统以及掩模设计应用复杂精密的微调步骤。这些包括但不限于例如NA和光学相干设置的优化、用户定制的照射方案、使用相移掩模、掩模布局中的光学邻近校正、或通常称为“分辨率增强技术”(RET)的其他方法。