[发明专利]用于测试六管SRAM的漏电流的半导体测试结构

权利要求书

1.一种半导体测试结构，其用于测试六管SRAM的漏电流，所述半导体测试结构包括基本形成于半导体衬底中的所述六管SRAM的前端结构，多个包括第一上拉晶体管、第二上拉晶体管、第一下拉晶体管、第二下拉晶体管、第一传输晶体管以及第二传输晶体管的六管SRAM单元按行和列排列形成所述六管SRAM，在所述前端结构中，所述六管SRAM单元的第一上拉晶体管和第二上拉晶体管形成于第一掺杂类型的第一阱中，所述六管SRAM单元的第一下拉晶体管、第二下拉晶体管、第一传输晶体管和第二传输晶体管形成于第二掺杂类型的第二阱中；其特征在于，

在所述半导体测试结构的后端结构包括第一焊盘、第二焊盘、第三焊盘、第四焊盘、第五焊盘、第六焊盘和第七焊盘； 

奇数列的所述六管SRAM单元所对应的第一阱中的、用于形成所述第一上拉晶体管和第二上拉晶体管的源区和漏区的、第二掺杂类型的第一扩散区被引出至所述第一焊盘，

偶数列的所述六管SRAM单元所对应的第一阱中的、用于形成所述第一上拉晶体管和第二上拉晶体管的源区和漏区的、第二掺杂类型的第一扩散区被引出至所述第二焊盘，

奇数列的所述六管SRAM单元所对应的第二阱中的、用于形成第一下拉晶体管、第二下拉晶体管、第一传输晶体管和第二传输晶体管的源区/漏区的、第一掺杂类型的第二扩散区被引出至所述第三焊盘，

偶数列的所述六管SRAM单元所对应的第二阱中的、用于形成第一下拉晶体管、第二下拉晶体管、第一传输晶体管和第二传输晶体管的源区和漏区的、第一掺杂类型的第二扩散区被引出至所述第四焊盘，

所述第一阱被引出至所述第五焊盘，

所述第二阱被引出至所述第六焊盘，

所述第一传输晶体管和第二传输晶体管的栅极被引出至所述第七焊盘；

其中，所述第一掺杂类型与所述第二掺杂类型为相反的掺杂类型。

2. 如权利要求1所述的半导体测试结构，其特征在于，所述半导体测试结构的后端结构还包括第八焊盘，所述第一上拉晶体管、第二上拉晶体管、第一下拉晶体管和第二下拉晶体管的栅极被引出至所述第八焊盘。

3. 如权利要求1或2所述的半导体测试结构，其特征在于，相邻行的所述六管SRAM单元中的相同类型的晶体管在同一第一阱/第二阱中形成。

4. 如权利要求3所述的半导体测试结构，其特征在于，相邻行的所述六管SRAM单元中的所述第一上拉晶体管和第二上拉晶体管为PMOS晶体管，其在第一阱中基本对称地形成；

相邻行的所述六管SRAM单元中的所述第一下拉晶体管、第二下拉晶体管、第一传输晶体管和第二传输晶体管为NMOS晶体管，其在第二阱中基本对称地形成。

5. 如权利要求4所述的半导体测试结构，其特征在于，所述六管SRAM单元中的所述第一上拉晶体管和第二上拉晶体管为共源区对称结构；所述六管SRAM单元中的所述第一下拉晶体管和第二下拉晶体管为共源区对称结构。

6. 如权利要求1或2所述的半导体测试结构，其特征在于，所述半导体测试结构的后端结构包括第一层金属布线和第二层金属布线。

7. 如权利要求6所述的半导体测试结构，其特征在于，所述第一层金属布线包括第一类型第一层金属布线和第二类型第二层金属布线；

其中，第一类型第一层金属布线用于将每列六管SRAM单元的、在一个第一阱中的第一上拉晶体管和第二上拉晶体管的第一扩散区连接在一起；

第二类型第一层金属布线用于将每列六管SRAM单元的、在一个第二阱中的所述第一下拉晶体管、第二下拉晶体管、第一传输晶体管和第二传输晶体管的第二扩散区连接在一起。

8. 如权利要求7所述的半导体测试结构，其特征在于，所述第二层金属布线包括第一类型第二层金属布线、第二类型第二层金属布线、第三类型第二层金属布线和第四类型第二层金属布线；

其中，所述第一类型第二层金属布线将奇数列的六管SRAM单元之上的第一类型第一层金属布线连接在一起；

所述第二类型第二层金属布线将偶数列的六管SRAM单元之上的第一类型第一层金属布线连接在一起；

所述第三类型第二层金属布线将奇数列的六管SRAM单元之上的第二类型第一层金属布线连接在一起；

所述第四类型第二层金属布线将偶数列的六管SRAM单元之上的第二类型第一层金属布线连接在一起。