[发明专利]用于制造半导体封装的方法

说明书

技术领域

本发明的各种实施方式总的来说涉及一种用于制造半导体封装的方法。

背景技术

现今的半导体封装需要用较低成本给出优异性能。器件焊盘的再次分配允许封装内部有更小的芯片外壳，这显著降低了制造成本。设计必须继续推进性能界限，并撬动用于实现成本缩减的更有效的制造方法。

传统的封装生产已发展到封装不再明显阻碍器件性能的水平。然而，仍有降低生产成本和简化用于该封装生产的处理的潜在空间，其应包括再次分配以扩大焊盘面积。

发明内容

本发明的各种实施方式提供了一种用于制造半导体封装的方法，该方法包括：提供衬底，该衬底具有相对的第一和第二表面，并在预定位置处具有从第一表面通过其至第二表面而形成的一个或多个通孔；提供至少一个第一芯片，该第一芯片具有第一和第二相对的表面，并在至少一个第一芯片的第一表面上具有一个或多个第一接触端；放置至少一个第一芯片，使其第一表面在衬底的第一表面上，且在其间一个或多个通孔的外部涂覆有粘合剂（adhesive），使得一个或多个通孔与一个或多个第一接触端对准，由此形成具有对应的相对的第一和第二表面的芯片组件（die assembly）；为芯片组件的第一表面配置导电镀层材料（plating material）的第一镀层，以电接触一个或多个第一接触端，其中，第一镀层的镀层材料延伸进通孔中，以通过其电接触一个或多个第一接触端。

附图说明

附图中，遍及不同的示图，类似附图标记一般指代相似部件。附图不一定按比例绘制，而是通常重点强调以说明本发明的原理。在下文描述中，参照以下附图来描述本发明的各种实施方式，其中：

图1A至图1FB示出了用于说明根据各种实施方式来制造半导体封装的方法的透视图；

图1G示出了沿着图1FT的线G-G的截面；

图2A至图2J示出了用于说明根据各种实施方式来制造半导体封装的方法的透视图；

图3T和图3B分别从顶部和从底部示出了使用根据各种实施方式的方法制造的半导体封装的透视图；

图4和图5分别示出了使用根据各种实施方式的方法制造的半导体封装的透视图；以及

图6示出了用于说明根据各种实施方式来制造半导体封装的方法的示意性流程图。

具体实施方式

以下详细描述参照以可实践本发明的说明、具体细节和实施的方式示出的附图。

本文使用词语“示例性”来意指“用作实例、例子或说明”。本文作为“示例性”来描述的任何实施方式或设计不一定要理解为较其它实施方式或设计是优选的或有利的。

现将参照图1A至图1G来描述根据各种实施方式的用于制造半导体封装1（参见图1FT、图1FB和图1G）的方法。

如图1A所示，配置了面板形、平板形或薄膜形衬底或载体2，其包括第一表面3（这里，例如上表面）和与第一表面3相对的第二表面5（这里，例如下表面）。衬底2配置有从第一表面3通过衬底2延伸至第二表面5的多个通孔7’、7”、7’’’。在各种实施方式中，多个通孔7’、7”、7’’’可包括三个通孔7’、7”、7’’’，其分别与芯片9的芯片接触端9’、9”、9’’’（在该实施方式中，第一、第二和第三接触端9’、9”、9’’’分别提供例如MOSFET的源极、栅极和漏极接触）相关联以固定在衬底2上（例如，参见图1FT和图1G），下文将进一步讨论。需要注意，在各种实施方式中，例如，可配置任何其它数目的通孔，诸如四、五、六、七、八、九、十或甚至更多通孔。

此外，根据各种实施方式，在三个通孔7’、7”、7’’’中，第一通孔7’（与芯片9的源极接触端9’相关联）可包括多个子通孔8’，其限定了第一组子孔8’，它的外包络限定了第一通孔7’的外周边，第二通孔7”（与芯片9的栅极接触端9”相关联）可被形成为单个通孔（或者第二通孔7”也可被看作由第二组子通孔限定，该第二组仅包括一个子通孔），以及第三通孔7’’’（与芯片9的漏极接触端9’’’相关联）可包括多个子通孔8’’’，其限定了第三组子孔8’’’，它的外包络限定了第三通孔7’’’的外周边。