[发明专利]用于晶片级封装的系统和方法

说明书

技术领域

本发明通常涉及半导体封装，并且更具体地涉及晶片级封装。 

背景技术

集成电路(IC)芯片照惯例被包封（enclose）在提供环境条件保护并且能够实现半导体芯片与诸如印刷电路板或母板之类的其它电部件之间的电互连的封装中。在许多情况下，通过将IC粘附到引线框架、在IC垫与引线框架引脚之间附着结合引线、然后使用诸如环氧树脂之类的密封剂来包围引线框架和IC来产生封装的半导体。在其它情况下，省略了密封剂， IC和引线框架使用陶瓷盖覆盖，留下被空气包围的结合引线。 

特别地，对LDMOS功率晶体管进行封装，常常使结合引线被空气包围以减小到结合引线的寄生耦合并且维持高Q水平。例如，通过将LDMOS功率晶体管管芯安装到金属基底和/或引线框架，安装无源部件以提供匹配、调谐以及其它功能而产生这样的封装。IC和无源部件然后使用陶瓷复合材料盖（其通常被紧紧地密封以保护半导体器件免受环境因素影响）覆盖。然而，以这种方式封装半导体器件是昂贵的，因为每个IC都被分别单独地封装。 

例如，常规的功率晶体管封装1被图示在图1中。晶体管7和电容器5被安装在基底8上。封装1包含金属接地连接2、射频(RF)输出以及直流(DC)输入3。封装1还包含RF输入4。陶瓷盖6被设置在基底8上面并且被紧紧地密封以完成功率晶体管1的封装。 

发明内容

在一个实施例中，半导体器件包括半导体基底。所述半导体基底具有贯穿它布置的第一腔，并且导电材料至少覆盖所述第一腔的底部部分。集成电路被布置在所述导电材料的顶表面上。所述器件进一步包括布置在所述基底的所述顶表面上的帽，使得布置在所述帽的表面上的腔位于所述基底中的所述第一腔上面。 

在附图和下列的描述中陈述了本发明的一个或多个实施例的细节。本发明的其它特征、目的以及优点将从描述和图中并且从权利要求中是显而易见的。 

附图说明

为了本发明及其优点的更完全的理解，对结合附图进行的以下描述进行参考，其中： 

图1图示了LDMOS晶体管的现有技术封装；

图2图示了依照本发明的一个实施例的IC封装；

图3a-3k图示了依照本发明的一个实施例的封装IC的方法；

图4a-b图示了依照本发明的一个实施例的IC封装；

图5图示了依照本发明的另一实施例的IC封装；

图6图示了依照本发明的再一实施例的IC封装；

图7图示了依照本发明的一个实施例的封装IC的方法；

除非另外指示，否则不同的图中的对应的数字和符号通常指的是对应的部分。绘制图以清楚地图示实施例的有关方面，并且不必按比例进行绘制。

具体实施方式

在下文更详细地讨论了目前优选的实施例的制造和使用。然而，应该了解的是，本发明提供了能够在广泛的各种特定上下文中具体化的许多可应用的发明概念。所讨论的特定实施例仅说明了做出和使用发明的特定方式，而不限制发明的范围。 

将参考特定的上下文中的优选实施例，即LDMOS晶体管的晶片级封装来描述本发明。然而，本发明的实施例还可以适用于其它IC的晶片级封装。 

实施例涉及提供晶片，在该晶片上制造无源部件。凹槽被蚀刻在晶片中并且内衬导电材料。诸如功率晶体管管芯之类的集成电路设置在凹槽中在导电材料的顶部上。集成电路然后被通过结合引线结合到无源部件。接下来，附着结合引线以将无源部件连接到输入导电材料并且连接到输出导电材料。帽在集成电路上方并且在结合引线上方被附着到晶片使得它们被包封。接下来，晶片的底部被接地以暴露晶片的底部上的导电材料。导电垫被附着到导电材料的所暴露的底部。在测试之后，晶片被划片并且最后装配在卷带（tape and reel）中。 

晶片级封装100的实施例被图示在图2a和2b中。图2a图示了图示元件的物理布置的截面，而图2b图示了电路的原理图。