[发明专利]一种失调存储的低功耗高速比较器

说明书

技术领域

本发明涉及混合信号集成电路技术领域，尤其涉及一种失调存储的低功耗高速比较器。

背景技术

随着半导体工艺技术的不断发展，数字系统由于其高可靠性、高集成度、低代价等优点，越来越普遍地应用于信号/信息处理，越来越多的传统模拟功能也在数字系统中得到实现。但是在大多数情况下，现实世界提供的是模拟信号。因此数据转换器(A/D、D/A)作为数字信号与模拟信号的接口，在信号处理系统中具有不可替代的作用。

应用中对数据转换器高速高精度的设计要求，为其中比较器的设计带来了挑战。比较器存在固有的失调电压，特别是带锁存器的比较器结构中，CMOS锁存器存在很大的失调电压，有时甚至达到几十毫伏，失调电压严重影响了比较器的精度。现有的预放大锁存比较器结构通过在锁存器和输入信号之间插入多级预放大增益级，有效降低了锁存器失调电压的影响，但是引入了前级预放大级的失调电压。通过引入多级预放大，将失调电压在后级存储，比较时补偿的自动校零(auto-zeroed)失调存储技术，虽然能够有效地减小失调电压的影响，但是比较器的整体功耗随着级数的增加恶化严重，另外级间延迟的累积也不可避免的影响了整个比较器的速度。功耗、速度、精度等方面的因素严重限制了预放大锁存比较器在高速高精度数据转化器中的应用。

发明内容

本发明的目的是提供一种失调电压存储的低功耗高速比较器，能够有效地减小甚至消除比较器失调电压的影响，同时，在控制平均功耗的基础上提高比较器的速度。

本发明公开的失调电压存储的低功耗高速比较器在传统预放大锁存比较器中采用了自动校零(auto-zeroed)失调存储技术：

在复位阶段，前置放大器输入接参考电平Vref，二级预放大器接成闭环单位增益接法，两级预放大器的失调电压存储在耦合电容上；在放大阶段，输入信号被放大并传递给输出动态锁存器，两级预放大器的失调电压同时被补偿校准。由于比较器采用输入失调存储和输出失调存储，从而在复位阶段仅使用一组耦合电容实现了两级预放大级的失调补偿。

为了在不显著增加功耗的前提下大幅提高比较器的整体速度，本发明实现了一种全新的低功耗高速增益级，该增益级的主体结构是电源电压受控的反相器。

通过控制反相器的电源电压，使其等于或略大于串联接法的PMOS晶体管和NMOS晶体管的阈值电压之和，此时反相器工作在弱反型和强反型的临界状态，可以在极低电源电压下工作，具有较高的直流增益，高的摆率，高共模输入范围和高电源效率，并且能够取得较高的增益和适中的带宽。当输入信号变化时，该工作状态下的反相器提供一个较大的瞬态电流，加快比较速度，而在输入信号稳定后，静态电流很小，这样就可以通过控制与信号变化相关的瞬态电流峰值，实现平均电流控制。采取这种方式，在降低平均功耗的同时提供了一个高速高增益级，降低了静态功耗，提高比较器的整体速度。

本发明公开了四种由反相器实现的伪差分(pseudo-differential)二级预放大器结构及其电源电压控制方法；公开了一种由所述伪差分二级预放大器作为增益级，采用自动校零(auto-zeroed)技术的预放大锁存比较器。

所述失调电压存储的低功耗高速比较器，包括顺序连接的输入采样开关，前置放大器、耦合电容、二级预放大器，输出动态锁存器，其中

所述输入采样开关，包括一对采样输入信号的开关和一对采样参考电压的开关，用于在复位(失调存储)阶段将输入接固定参考电平Vref，在比较阶段将输入接差分输入信号Vin；

所述前置放大器，用于放大差分输入信号，需要保证该前置放大器有足够的带宽和增益，以减小高速比较器等效在输入端的总失调电压，提高该比较器的精度；

所述耦合电容，在复位(失调存储)阶段用于存储前置放大器的失调电压，在比较阶段用于将前置放大器输出变化量耦合到二级预放大器输入端；

所述伪差分二级预放大器，输入是耦合电容耦合到输入端的前置放大器输出变化量，用于再一次放大输入信号与参考信号的差值；通过平均电流控制技术，在降低平均功耗的同时提供一个高速高增益级，降低静态功耗，提高比较器的整体速度；

所述输出动态锁存器，用于将比较器输出结果建立到数字逻辑电平：在锁存时间内输出比较结果，并于后级锁存；在锁存阶段呈现输出高阻，后级电路保持锁存器结果。