[发明专利]PMOS晶体管的制作方法

说明书

技术领域

本发明属于半导体制造领域，特别是涉及一种PMOS晶体管的制作方法。

背景技术

现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS晶体管中的电子，PMOS晶体管中的空穴）迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。对于PMOS晶体管而言，可以采用嵌入式硅锗技术（Embedded SiGeTechnology）以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在半导体衬底的需要形成源极及漏极的区域中埋置硅锗材料，利用硅与硅锗（SiGe）之间的晶格失配对沟道区域产生压应力。

图1是一种采用了嵌入式硅锗技术的PMOS晶体管的剖视图，如图1所示，PMOS晶体管包括栅极结构2、形成在栅极结构2两侧的侧墙3及分别形成在栅极结构2两侧的源极5、漏极6，栅极结构2包括形成在衬底7上的栅介质层21及形成在栅介质层21上的栅电极22，源极5及漏极6是由填充在sigma形凹槽8的硅锗材料构成。sigma形凹槽8具有凹槽尖端81，凹槽尖端81与栅极结构2侧壁2a之间的距离（水平距离）W对PMOS晶体管的性能有重要影响：当凹槽尖端81太过远离栅极结构侧壁2a时，对PMOS晶体管产生的应力不够，不利于提高PMOS晶体管的载流子迁移率；当凹槽尖端81穿过栅极结构侧壁2a进入PMOS晶体管的沟道时，会破坏沟道的结构，影响PMOS晶体管的性能。因此，较佳地，凹槽尖端81刚好与栅极结构侧壁2a对齐，换言之，凹槽尖端81与栅极结构侧壁2a之间的距离（水平距离）W为零最佳。另外，凹槽尖端81与衬底表面71之间的距离（垂直距离）H对PMOS晶体管的性能有重要影响：当凹槽尖端81与衬底表面71之间的距离H越大时，对PMOS晶体管产生的应力越大，有利于提高PMOS晶体管的载流子迁移率。

凹槽尖端81与栅极结构侧壁2a之间的距离W及凹槽尖端81与衬底表面71之间的距离H与侧墙3的厚度有关，因此，可通过控制侧墙3的厚度将凹槽尖端81与栅极结构侧壁2a之间的距离W及凹槽尖端81与衬底表面71之间的距离H调节至最佳值。

另外，随着集成电路集成度的提高，半导体器件的尺寸逐步按比例缩小，在半导体器件尺寸按比例缩小的过程中，漏极电压并不随之减小，这就导致源极与漏极之间的沟道区电场增大，在强电场作用下，电子在两次碰撞之间会加速到比热运动速度高许多倍的速度，由于电子的动能很大该电子被称为热电子，从而引起热电子效应（hot electron effect）。热电子效应会导致热电子向栅介质层注入，形成栅电极电流和衬底电流，以致影响半导体器件和电路的可靠性。为了克服热电子效应，有多种对MOS晶体管结构的改进方法，例如双注入结构、埋沟结构、分立栅结构、埋漏结构等等，其中研究较多且实用价值较大的一种是轻掺杂漏（Lightly Doped Drain，简称LDD）结构。LDD结构可以降低电场，并可以显著改进热电子效应。

在图1所示的PMOS晶体管中形成LDD结构时，LDD结构9是形成在栅极结构2的两侧。LDD结构9的掺杂浓度及分布与侧墙3的厚度有关，且LDD结构9的掺杂浓度及分布会影响PMOS晶体管的电学性能，因此，可通过控制侧墙3的厚度将LDD结构9的掺杂浓度及分布调节至最佳值。

然而，当控制侧墙的厚度使凹槽尖端与栅极结构侧壁之间的距离及凹槽尖端与衬底表面之间的距离达到最佳值时，LDD结构的掺杂浓度及分布无法达到最佳值；或者，当控制侧墙的厚度使LDD结构的掺杂浓度及分布达到最佳值时，凹槽尖端与栅极结构侧壁之间的距离及凹槽尖端与衬底表面之间的距离无法达到最佳值。

发明内容

本发明要解决的技术问题是提供一种PMOS晶体管的制作方法，使凹槽尖端与栅极结构侧壁之间的距离、凹槽尖端与衬底表面之间的距离及LDD结构的掺杂浓度及分布同时能达到最佳值。

为解决上述问题，本发明提供了一种PMOS晶体管的制作方法，包括：

提供单晶硅衬底，在所述衬底上形成栅极结构，在所述栅极结构两侧形成第一侧墙；

在所述栅极结构两侧形成位于所述第一侧墙下方的LDD结构；

形成所述LDD结构之后，在所述栅极结构两侧形成第二侧墙，所述第一侧墙位于所述栅极结构与所述第二侧墙之间；

以所述栅极结构、第一侧墙及第二侧墙为掩模，在所述衬底中预形成源极及漏极的区域形成sigma形凹槽；

形成sigma形凹槽之后，去除所述第二侧墙；