[发明专利]具有伪栅极的横向DMOS器件

说明书

技术领域

本发明涉及一种具有伪栅极的横向DMSO器件。

背景技术

因为各种各样的电子元件(例如，晶体管、二极管、电阻器、电容器等等)的集成密度的提高，半导体产业经历了快速成长。在大多数情况下，集成密度的提高来自于半导体工艺节点的收缩(例如，收缩工艺节点至亚20nm节点)。因为按比例缩小了半导体器件，需要新的技术来维持电子元件从一代到下一代的性能。例如，晶体管的低栅漏电容和高击穿电压适合于高功率应用。

随着半导体技术的发展，金属氧化物半导体场效应晶体管(MOSFET)已经广泛地用于现今的集成电路。MOSFET是电压控制器件。当控制电压施加于MOSFET的栅极并且控制电压高于MOSFST的阈值时，在MOSFET的漏极和源极之间建立导电沟道。结果是，在MOSFET的漏极和源极之间流动电流。另一方面，当控制电压低压MOSFET的阈值时，MOSFET从而断开。

MOSFET可以包括两个主要类别。一个是n-沟道MOSFET；另一个是p-沟道MOSFET。根据结构的不同，可以进一步将MOSFET分成三个子类别：平面MOSFET，横向双扩散MOS(LDMOS)FET和垂直双扩散MOSFET。与其他MOSFET相比，因为不对称结构在LDMOS的漏极和源极之间提供了短沟道，LDMOS能够每单位面积传送更多的电流。

为了增加LDMOS的击穿电压，可以延伸LDMOS的栅极多晶硅从而形成与LDMOS的漂移区的重叠。该重叠作为场板发挥作用以维持LDMOS的击穿电压。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：衬底，具有第一导电性；第一区，具有第二导电性，形成在所述衬底的上方；第二区，具有所述第二导电性，形成在所述第一区中；第三区，具有所述第一导电性，形成在所述第一区中；第一介电层，形成在所述第一区的上方，其中，所述第一介电层的第一侧邻近所述第二区；第二介电层，以其第一侧与所述第一介电层的第二侧邻近的方式形成；以及第一栅极，形成在所述第一介电层的上方；以及第二栅极，形成在所述第二介电层之上，其中，所述第二栅极通过间隙与所述第一栅极隔开。

在上述半导体器件中，其中，所述第二介电层形成在所述第一区和所述第三区的上方。

在上述半导体器件中，其中，所述第一导电性是P型以及所述第二导电性是N型。

在上述半导体器件中，还包括：第四区，具有所述第二导电性，形成在所述第三区之上并且邻近所述第二介电层的第二侧。

在上述半导体器件中，还包括第四区，具有所述第二导电性，形成在所述第三区之上并且邻近所述第二介电层的第二侧，还包括第五区，具有所述第一导电性，邻近所述第四区。

在上述半导体器件中，还包括第四区，具有所述第二导电性，形成在所述第三区之上并且邻近所述第二介电层的第二侧，还包括第五区，具有所述第一导电性，邻近所述第四区，其中，所述第一栅极和所述第二栅极之间的水平距离在0.1μm至1μm的范围内。

在上述半导体器件中，还包括第四区，具有所述第二导电性，形成在所述第三区之上并且邻近所述第二介电层的第二侧，还包括第五区，具有所述第一导电性，邻近所述第四区，还包括：第一接触件，形成在所述第二区的上方；以及第二接触件，形成在所述第三区的上方。

在上述半导体器件中，还包括第四区，具有所述第二导电性，形成在所述第三区之上并且邻近所述第二介电层的第二侧，还包括第五区，具有所述第一导电性，邻近所述第四区，还包括：第一接触件，形成在所述第二区的上方；以及第二接触件，形成在所述第三区的上方，其中，所述第五区通过所述第二接触件与所述第四区连接。

在上述半导体器件中，其中，所述第一栅极的厚度基本上等于所述第二栅极的厚度。

根据本发明的另一个方面，还提供了一种器件，包括：延伸漂移区，具有第一导电型，形成在衬底的上方；漏极区，具有所述第一导电型，形成在所述延伸漂移区中；沟道区，具有第二导电型，形成在所述延伸漂移区中；源极区，具有所述第一导电型，形成在所述沟道区中；第一介电层，形成在所述沟道区和所述延伸漂移区的上方；第二介电层，形成在所述延伸漂移区的上方，其中，所述第二介电层水平地位于所述源极区和所述漏极区之间；第一栅极，形成在所述第一介电层上；以及第二栅极，形成在所述第二介电层上。

在上述器件中，其中：所述第一导电型是n-型导电性；以及所述第二导电型是p-型导电性。