[发明专利]双栅极横向MOSFET

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说涉及半导体器件及其形成方法。

背景技术

由于多种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的改进，导致半导体工业经历了快速成长。通常，这种集成密度的改进源于缩小半导体工艺节点(例如，朝向小于20nm节点缩小工艺节点)。当半导体器件按比例减小时，需要新技术从一代到下一代维持电子部件的性能。例如，期望晶体管的低栅极-漏极电容和高击穿电压用于大功率应用。

随着半导体技术的发展，金属氧化物半导体场效应晶体管(MOSFET)广泛用于当今的集成电路中。MOSFET是压控器件。当控制电压被施加至MOSFET的栅极并且控制电压大于MOSFET的阈值时，在MOSFET的漏极和源极之间建立导电沟道。结果，电流在MOSFET的漏极和源极之间流动。另一方面，当控制电压小于MOSFET的阈值时，MOSFET被相应地截止。

MOSFET可以包括两个主要类型。一种是n沟道MOSFET；另一种是p沟道MOSFET。根据结构差异，MOSFET可以进一步分为三个子类型，平面MOSFET、横向双重扩散MOS(LDMOS)FET和垂直双重扩散MOSFET。与其他MOSFET相比，LDMOS能够实现每单位面积传送更多电流，这是因为其不对称结构在LDMOS的漏极和源极之间提供短沟道。

为了进一步改进LDMOS的性能，可以采用双栅极结构以增加LDMOS的击穿电压和栅极电荷。然而，当半导体工艺节点保持缩小时，可能不存在容纳双栅极结构的空间。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体器件，包括：衬底，具有第一导电性；第一区域，具有第二导电性并形成在所述衬底上方；主体区，具有所述第一导电性并形成在所述第一区域中；隔离区，形成在所述第一区域中；第二区域，具有所述第二导电性并形成在所述第一区域中；第三区域，具有所述第二导电性并形成在所述第一区域中，其中，所述第三区域和所述第二区域形成在所述隔离区的相对两侧；第一介电层，形成在所述第一区域上方；第一栅极，形成在所述第一介电层上方；第二介电层，形成在所述第一栅极上方；以及第二栅极，形成在所述第二介电层上方。

在该半导体器件中，通过所述第二介电层隔离所述第一栅极和所述第二栅极。

在该半导体器件中，所述第一导电性是P型；以及所述第二导电性是N型。

该半导体器件进一步包括：侧壁隔离件，形成在所述第二栅极和所述第三区域之间。

在该半导体器件中，所述第二区域是漏极；以及所述第三区域是源极。

在该半导体器件中，通过薄介电层隔离所述第二栅极和所述第三区域。

在该半导体器件中，所述主体区的掺杂密度在约10¹⁶/cm³到约5×10¹⁷/cm³的范围内。

在该半导体器件中，所述第二区域和所述第三区域的掺杂密度在约10¹⁹/cm³到约5×10¹⁹/cm³的范围内。

在该半导体器件中，所述第一区域是从所述衬底生长的外延层。

根据本发明的另一方面，提供了一种器件，包括：漂移区，具有第一导电类型并形成在衬底上方；隔离区，形成在所述漂移区中；漏极区，具有所述第一导电类型并形成在所述漂移区中；沟道区，具有第二导电类型并形成在所述漂移区中；源极区，具有所述第一导电类型并形成在所述沟道区中，其中，所述源极区和所述漏极区形成在所述隔离区的相对两侧；以及第一栅极和第二栅极，形成在所述源极区的附近，其中，所述第一栅极和第二栅极堆叠在一起并且通过介电层隔离。

在该器件中，所述第一导电类型是n型导电性；以及所述第二导电类型是p型导电性。

在该器件中，所述第一导电类型是p型导电性，以及所述第二导电类型是n型导电性。

该器件进一步包括：侧壁隔离件，形成在所述第二栅极和所述源极区之间。

在该器件中，所述沟道区的掺杂密度在约10¹⁶/cm³到约5×10¹⁷/cm³范围内。

在该器件中，所述漏极区和所述源极区的掺杂密度在约10¹⁹/cm³到约5×10¹⁹/cm³范围内。