[发明专利]一种阵列基板及其制作方法和显示装置有效
申请号: | 201210189788.6 | 申请日: | 2012-06-08 |
公开(公告)号: | CN102723308A | 公开(公告)日: | 2012-10-10 |
发明(设计)人: | 徐超;张春芳;魏燕;金熙哲 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L29/786;G02F1/1368 |
代理公司: | 北京银龙知识产权代理有限公司 11243 | 代理人: | 许静;赵爱军 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 阵列 及其 制作方法 显示装置 | ||
技术领域
本发明涉及显示技术领域,特别涉及一种阵列基板及其制作方法和显示装置。
背景技术
随着TFT产业的进步及工艺的改善,AD-ADS(ADvanced Super Dimension Switch,高级超维场转换,简称ADS)广视角技术已被应用到越来越多的产品当中,其优良的显示特性已被越来越多的用户所推崇,市场竞争力很强。
ADS技术是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场,使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质,具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
由于ADS自身的特点,其Array阵列工艺较传统的TN产品复杂,构图及Tact Time均有所增加,因此成本较高。例如,图1为现有ADS产品的阵列基板的结构示意图,制作该阵列基板需要6次构图工艺,即:Gate构图→active构图→S/D构图→1stITO构图(形成板状电极)→PVX构图→2nd ITO构图(形成狭缝电极),构图工艺复杂,制作成本较高。
发明内容
本发明实施例提供了一种阵列基板及其制作方法和显示装置,用以解决现有阵列基板的制作工艺存在工艺复杂、制作成本较高的问题。
本发明实施例提供了一种阵列基板的制作方法,通过一次工艺同时形成公共电极和像素电极。
进一步地,所述制作方法包括:
在衬底基板上依次形成栅金属层和栅绝缘层,所述栅金属层包括栅电极和栅线的图形;
在形成有所述栅绝缘层的基板上形成有源层的图形;
在形成有所述有源层的基板上形成数据线、源电极和漏电极的图形,并在像素区域形成包含有至少一条狭缝的导电层的图形;
在形成有所述数据线、所述源电极、所述漏电极和所述导电层的基板上形成钝化层的图形,所述钝化层具有与所述导电层的狭缝一一对应的钝化层狭缝;
在形成有所述钝化层的基板上形成透明导电层,所述透明导电层包括两层,其中一层位于所述钝化层上方形成公共电极,另一层位于所述狭缝区域且与所述导电层同层并电连接以形成像素电极。
进一步地,所述在形成有所述有源层的基板上形成数据线、源电极和漏电极的图形,并在像素区域形成包含有至少一条狭缝的导电层的图形,具体包括:
在形成有有源层图形的基板上形成一层源漏金属层;
通过构图工艺,形成数据线、位于所述有源层上方的源电极和漏电极,所述源电极和漏电极之间形成有沟道,以及在所述数据线与所述栅线交叉定义的所述像素区域内形成具有至少一条狭缝的导电层的图形。
进一步地,所述在形成有所述数据线、所述源电极、所述漏电极和所述导电层的基板上形成钝化层的图形,所述钝化层具有与所述导电层的狭缝一一对应的钝化层狭缝,具体包括:
在形成有所述数据线、所述源电极、所述漏电极和所述导电层的基板上形成一层钝化层薄膜;
在钝化层薄膜上涂覆光刻胶,通过一次构图工艺形成所述像素区域的钝化层狭缝,并且所述钝化层狭缝与所述导电层的狭缝一一对应。
进一步地,所述在形成有所述钝化层的基板上形成透明导电层,所述透明导电层包括两层,其中一层位于所述钝化层上方形成公共电极,另一层位于所述狭缝区域且与所述导电层同层并电连接以形成像素电极,具体包括:
在形成有所述钝化层的基板上形成透明导电层,所述透明导电层的一部分保留在所述钝化层上方形成第一透明电极层,该第一透明电极层为公共电极;所述透明导电层的另一部分填充到所述导电层的狭缝中,并与所述导电层电连接形成第二透明电极层,该第二透明电极层与所述漏电极相连形成所述像素电极。
进一步地,所述制作方法包括:
在衬底基板上形成栅电极和栅线的图形,并在像素区域形成具有至少一条狭缝的导电层的图形;
在形成有所述栅电极、所述栅线和所述导电层的基板上形成栅绝缘层,且利用构图工艺在像素区域形成栅绝缘层狭缝,所述栅绝缘层狭缝与所述导电层的狭缝一一对应;
在形成有所述栅绝缘层的基板上形成有源层的图形;
在形成有所述有源层的基板上形成源电极、漏电极和数据线的图形;
在形成有所述源电极、所述漏电极和所述数据线的基板上形成钝化层,且利用构图工艺在像素区域形成钝化层狭缝,所述钝化层狭缝与所述栅绝缘层狭缝一一对应;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210189788.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种基于多级容灾的高效物联网架构
- 下一篇:磁卡解码方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造