[发明专利]金属互连结构的制作方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种金属互连结构的制作方法。

背景技术

金属互连结构，是半导体器件不可或缺的结构。在半导体制造过程中，形成的金属互连结构的质量对半导体器件的性能及半导体制造成本有很大影响。

现有的金属互连结构的制作方法，例如功率MOS晶体管器件，一般包括：首先在有源区结构上沉积介电层，之后在其内形成接触孔图案，接着在接触孔内填入金属形成导电插塞，平坦化后在该导电插塞及介电层上形成上层介电层，之后采用光刻工艺在上层介电层上定义出条状区域的光刻胶，随后以该光刻胶为掩膜进行刻蚀形成用于形成金属互连结构的沟槽。

然而，以光阻曝光来定义图案，以等离子对介电层进行刻蚀的过程中，经常发现密度不同的图案在刻蚀后的关键尺寸会差别很大，这会直接影响到互联结构与前层导电体的连接。中心及边缘的区域相同的图案也会存在关键尺寸不同的问题。而这些问题在现的有以光阻曝光来定义图案，以等离子对介电层进行刻蚀的工艺流程中是很难克服的。

有鉴于此，本发明提出一种新的金属互连结构的制作方法，以解决上述问题。

发明内容

本发明解决的问题是提出一种新的金属互连结构的制作方法，以解决现有的制作方法形成的金属互连结构刻蚀后关键尺寸的随图案密度及所处晶圆位置而变化的问题。

为解决上述问题，本发明提供了一种金属互连结构的制作方法，该方法包括：

提供半导体衬底，所述半导体衬底上具有目标电连接区域；

在所述半导体衬底上形成光刻胶，对所述光刻胶进行曝光、显影后至少保留目标电连接区域上的光刻胶；

在所述半导体衬底及光刻胶上沉积低温氧化物层；

在所述低温氧化物层上形成第一介电层，所述第一介电层的高度大于所述保留的光刻胶与低温氧化物层的高度之和；

去除部分高度的所述第一介电层及所述保留的光刻胶上的低温氧化物层至剩余高度与保留的光刻胶齐平；

去除所述保留的光刻胶，以在所述第一介电层内形成沟槽；

在所述沟槽内填入导电材质并去除所述沟槽外的多余导电材质以形成金属互连结构。

可选地，目标电连接区域为与晶体管的源极、栅极或漏极直接电连接的导电插塞。

可选地，目标电连接区域为前层的导电插塞。

可选地，在所述半导体衬底上形成光刻胶前，还在所述半导体衬底上形成底部抗反射层。

可选地，所提供的半导体衬底上还形成有刻蚀终止层；在所述半导体衬底上形成底部抗反射层形成前，还对所述目标电连接区域上的刻蚀终止层进行去除。

可选地，所述刻蚀终止层的材质为二氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅中的至少一种。

可选地，所述低温氧化物层是采用原子层沉积法形成。

可选地，去除部分高度的所述第一介电层采用干法刻蚀。

可选地，所述第一介电层的材质的介电常数k范围为2.0<k<4.0。

可选地，去除所述保留的光刻胶的方法为湿法去除，采用的液体为PGME（propylene glycol monomethyl ester)或者PGMEA（propylene glycol monomethyl ester acetate)，或者这两种有机液的混合液。

可选地，所述第一介电层的材质的介电常数k范围为2.7<k<4.0，去除所述保留的光刻胶的方法为干法刻蚀，采用气体为氧基等离子体。

可选地，在所述沟槽内填入的导电材质为铜、铝、钨、银、金中的至少一种。

与现有技术相比，本发明具有以下优点：

不同于现有技术中的在介电层中通过干法刻蚀形成金属互连结构，本发明采用图案化的光刻胶作为核（core），在所述图案化的光刻胶周围形成介电层，之后去除所述光刻胶后，该光刻胶根据图案的形状，会留下沟槽，之后在该沟槽内填充导电材质以相应地形成金属互连结构。由于上述方法比传统的大马士革工艺更为简单，避免了以光阻为掩模对介电层的刻蚀过程，因而避免了显影后定义的图案关键尺寸与刻蚀后关键尺寸间的差异随着图案密度及在晶圆上所处位置的不同而不同的问题，实现了改善芯片线宽的均匀性。

附图说明

图1是本发明实施例中的金属互连结构的制作过程流程图；

图2至图10是根据图1中的制作方法形成的金属互连结构的中间结构示意图；

图11是根据图1中的制作方法形成的金属互连结构的最终结构示意图。

具体实施方式