[发明专利]非挥发性记忆体及其制作方法

说明书

技术领域

本发明涉及一种记忆体及其制作方法，特别是涉及一种非挥发性记忆体及其制作方法。

背景技术

非挥发性记忆体由于具有存入的资料在断电后也不会消失的优点,因此许多电器产品中必须具备此类记忆体，以维持电器产品开机时的正常操作。特别是,快闪记忆体(flash memory)由于具有可多次进行资料的存入、读取、抹除等操作，所以已成为个人电脑和电子设备所广泛采用的一种记忆体元件。

对于快闪记忆体来说，通常希望具有较高的栅极耦合比（gate coupling ratio,GCR）和转导值（transconductance，Gm），以使记忆体具有较高的效能。栅极耦合比和转导值通常和栅间介电层（inter-gate dielectric layer）有关。栅间介电层的厚度越薄以及介电常数越高可以提高栅间介电层的电容量（capacitance）,并因此可以提高栅极耦合比和转导值。此外,增加栅间介电层的面积也可提高栅极耦合比。

然而，较薄的栅间介电层往往会导致资料保持力（retention）下降的问题。此外，高介电常数材料往往不容易相容于现有的记忆体工艺中。另外,增加栅间介电层的面积也会导致工艺困难度的增加。因此，如何在现有的工艺中有效地提高栅极耦合比和转导值已成为目前的一个重要课题。

发明内容

本发明的目的在于，提供一种新的非挥发性记忆体，所要解决的技术问题是使其具有带电荷氮化物层（charged nitride layer），从而可以增加氮化物层的导电率，进而提高非挥发性记忆体的栅极耦合比与转导值,非常适于实用。

本发明的另一目的在于，提供一种新的非挥发性记忆体的制作方法,所要解决的技术问题是使其可以制作出具有带电荷氮化物层的非挥发性记忆体，从而可以增加氮化物层的导电率，进而提高非挥发性记忆体的栅极耦合比与转导值，更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种非挥发性记忆体，其包括栅介电层、浮置栅极、控制栅极、栅间介电结构以及二个掺杂区。栅介电层配置于基底上。浮置栅极配置于栅介电层上。控制栅极配置于浮置栅极上。栅间介电结构配置于控制栅极与浮置栅极之间。栅间介电结构包括第一氧化物层、第二氧化物层以及带电荷氮化物层。第一氧化物层配置于浮置栅极上。第二氧化物层配置于第一氧化物层上。带电荷氮化物层配置于第一氧化物层与第二氧化物层之间。二个掺杂区分别配置于浮置栅极二侧的基底中。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的非挥发性记忆体，其中所述的带电荷氮化物层例如中含有N型掺质。

前述的非挥发性记忆体，其中所述的带电荷氮化物层中例如含有电子。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种非挥发性记忆体的制作方法，此方法包括:在基底上形成栅介电层；在栅介电层上形成浮置栅极；在浮置栅极上形成第一氧化物层;在第一氧化物层上形成氮化物层；在氮化物层上形成第二氧化物层；在第二氧化物层上形成控制栅极；在浮置栅极二侧的基底中分别形成掺杂区;对氮化物层进行带电荷处理，以形成带电荷氮化物层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的非挥发性记忆体的制作方法，其中所述的带电荷处理例如是对氮化物层进行N型掺质植入。

前述的非挥发性记忆体的制作方法，其中所述的带电荷处理例如在形成氮化物层之后以及在形成第二氧化物层之前进行。

前述的非挥发性记忆体的制作方法，其中所述的带电荷处理例如在形成控制栅极之后以及在形成掺杂区之前进行。

前述的非挥发性记忆体的制作方法，其中所述的带电荷处理例如与形成掺杂区的步骤同时进行。

前述的非挥发性记忆体的制作方法，其中所述的带电荷处理例如是将电子注入氮化物层。

前述的非挥发性记忆体的制作方法，其中所述的带电荷处理例如在形成掺杂区之后进行，且带电荷处理例如是对控制栅极施加大于7MV/cm的电压，以将电子注入氮化物层。

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明非挥发性记忆体及其制作方法至少具有下列优点及有益效果:本发明通过在形成栅间介电结构中的氮化物层之后，对氮化物层进行带电荷处理来形成带电荷氮化物层，增加了氮化物层的导电率，进而提高了非挥发性记忆体的栅极耦合比与转导值。