[发明专利]一种上电复位电路及其方法

说明书

技术领域

本发明属于电路系统领域，具体涉及一种上电复位电路及其方法。

背景技术

上电复位电路(Power On Reset电路)已经广泛应用于各类系统芯片中。一个电路系统在刚刚上电的时候，电源电压还未达到预期的稳定状态，芯片中各个功能模块，各个电路节点电压和逻辑电平处于未知状态；从这种不确定的初始状态开始运行芯片，很可能会造成系统的错误执行，甚至会破坏整个系统的正常工作能力。为了使芯片从一个预定的初始状态开始工作，需要使用上电复位电路在上电初期产生一个复位信号，初始化整个系统芯片。

现在已有的上电复位电路产生复位信号，初始化系统芯片之后，能够自动关断复位电路，从而实现静态零功耗。但由于现在集成芯片大量而广泛地应用于各种环境条件下，因此温度对复位电路的影响已成为衡量芯片质量一个关键因素。

现有的一种复位电路，采用了反馈控制电路实现零功耗。该复位电路包括启动电路，复位产生电路和实现零功耗控制电路三部分，其主要特点在于实现了电路完成上电复位之后断开启动电路实现零功耗。

但现有技术中复位电路的复位功能受温度影响较大，不适用于各种环境下芯片的应用。

发明内容

为克服现有技术的缺陷，本发明提供了一种上电复位电路及其方法，可靠性高，一定程度上能抵抗电源电压干扰抖动，带温度补偿功能使复位电路受温度影响较小，复位完成后该上电复位电路自行关断实现静态功耗为零。

为实现上述目的，本发明提供一种上电复位电路，设置在电路系统中，对电路系统进行上电复位操作，其改进之处在于，所述上电复位电路包括：分压网络电路(I1)和与其连接的复位信号POR产生电路(I2)。

本发明提供的优选技术方案中，所述分压网络电路(I1)对电路系统进行电压检测，将检测电压送入所述复位信号POR产生电路(I2)；所述复位信号POR产生电路(I2)产生复位信号，对所述电路系统进行复位。

本发明提供的第二优选技术方案中，所述复位信号POR产生电路(I2)产生的复位信号还反馈至所述分压网络电路的输入端。

本发明提供的第三优选技术方案中，所述分压网络电路(I1)包括第一供电电源(Vdd1)和与其连接的分压网络模块；所述分压网络模块的输出端(Vr)连接所述复位信号POR产生电路(I2)的输入端。

本发明提供的第四优选技术方案中，所述分压网络模块包括：MOS管(M12、M13)和第三电阻(R3)；M12的源极和Vdd1连接，M12的栅极和漏极相互连在一起；M13的源极和M12的漏极相连接，M13的栅极(F2)和所述复位信号POR产生电路(I2)的输入端连接，M13的漏极和R3的输出端(Vr)相连接；R3的第二端口和地连接在一起。

本发明提供的第五优选技术方案中，所述复位信号(POR)产生电路(I2)包括第二供电电源(Vdd2)、晶体管单元、电阻单元和反相器(INV1)；所述晶体管单元分别和所述供电电源2(Vdd2)、电阻(R1，R2)和反相器(INV1)连接。

本发明提供的第六优选技术方案中，所述晶体管单元包括：双极型晶体管(Q1、Q2、Q3、Q4)、PMOS管子(M5、M6、M7、M10)和NMOS管子(M1、M2、M3，M4，M8，M9，M11)；其中，双极型晶体管Q1和Q2的集电极相连接并且都和Vr相连，Q1和Q2的基极相连，Q2的发射极和基极相连并和电阻(R1)的一端连接；Q1的发射极和M1的漏极相连接；双极型晶体管Q3和Q4的集电极相连接并且和Vr相连，Q3和Q4的基极相连，Q3的发射极和基极相连并和第一电阻(R1)的另一端(F3)相连接；Q4的发射极和M3的漏极相连接；M1的栅极和漏极相连接，并和M2的栅极连接；M1的源极和M2的源极都接地；M3的栅极和漏极相连接，并和M4的栅极、M8的栅极连接；M3的源极和M4的源极接地；M5的栅极和漏极相连接，并和M6的栅极、M2的漏极连接；M5的源极和M6的源极都和Vr连接；M6的漏极(F4)和M4的漏极相连接，并和M7的栅极连接；M2、M4和M8的源极接地；M7、M8和M9的漏极(F5)连接后，和M10、M11的栅极连接；M10和M11的漏极(F1)相连接，并且和M9的栅极、反相器(INV1)的输入端口连接在一起；M7的源极和Vr相连，M10的源极和Vdd2相连；M8、M9、M11的源极接地；反相器(INV1)的输出端口(F2)的输出信号就是电路系统的复位信号。