[发明专利]用于集成电路装置的晶粒密封件

说明书

技术领域

本揭示内容大体有关于精密半导体装置的制造，且更特别的是，有关用于集成电路装置的新颖晶粒密封件。

背景技术

集成电路装置，例如微处理器、记忆体芯片、特殊应用集成电路等等，一般是用许多加工操作制造于半导电衬底或晶圆上，例如沉积、蚀刻、热处理，研磨等等，直到装置完成。单一集成电路装置的制作通常涉及数百万个半导体装置的形成，例如晶体管、电阻器、电容器及其类似者。制作加工也涉及在多个绝缘材料层中许多层次导线及插塞的形成使得电子信号能够传输进出集成电路装置。

图1A为可形成于半导电衬底或晶圆上方的多个晶粒20的简图。晶粒20用通常彼此垂直的切割道(scribe line)22分离。每个晶粒20包含集成电路装置24(只绘出中央的晶粒20)。取决于衬底的大小及正被制造的集成电路装置24的大小，在典型的12英吋直径晶圆上可形成50至3000个晶粒。

最后，在形成集成电路装置24于晶粒20上之后，晶粒20将彼此分离，封装及出售。通常使用金刚石刀片沿着切割道22切割晶圆以得到单一晶粒20。不过，通常涉及使用金刚石刀片的锯切(saw cutting)可能导致晶粒20的龟裂及破碎，特别是晶粒的边角面积。雷射也已用来分离晶粒20，有时会结合习用的锯切。不过，雷射切割法还是有点问题，例如雷射没有完全移除金属从而导致额外的污染而对于集成电路装置24的效能有不利地影响。使用雷射也导致在切割道22附近热影响区(heat affected zone)或区域的形成，从而产生至少更多问题的可能性。最后，雷射切割系统的价格为金刚石刀片切割系统2至3倍以上。

由于形成不同的材料层于晶圆上为形成集成电路装置24的加工的一部分，由晶粒锯断操作所致的应力可能造成该等材料层龟裂、破碎及/或剥离，特别是在晶粒20的边角区域(corner region)20A，从而有可能减少集成电路装置24的寿命或效能。这在更先进的技术使用低k介电材料(k值小于3.5)或超低k介电材料(k值小于3)于集成电路装置24以力求减少串扰(cross-talk)、互连电阻电容延迟(interconnect RC delay)、及耗电量时特别为真。此类低k及超低k材料一般而言更脆弱而且弹性模量小于更传统的介电材料，例如二氧化硅。一般而言，在封装操作期间更有可能出现龟裂及破碎，在此晶粒20会经受许多以不同温度执行的加工操作，例如，在覆晶回焊工艺期间、在底填固化期间等等。

通常在晶粒20上形成一或更多晶粒密封件以力求减少与用锯切加工分离晶粒20有关的反效应。例如，图示于图1A的中央晶粒20包括示范的第一和第二晶粒密封件26A、26B，其中第一晶粒密封件26A位在第二晶粒密封件26B内。在第一晶粒密封件26A内形成集成电路装置24。图1B图示图1A所示的第二晶粒密封件26B的剖视图。图1C图示图1A所示的第一和第二晶粒密封件26A、26B的剖视图。一般而言，图示于图1A至图1C的示范晶粒密封件26A、26B由形成于各层绝缘材料30(彼等形成于示范半导电衬底28上方)的多条金属线32及多个金属插塞34构成。通常在形成第一和第二晶粒密封件26A、26B时，同时形成集成电路装置24的导线及插塞。尽管使用此类示范晶粒密封件，晶粒20仍会发生龟裂及破碎，特别是晶粒20的边角区域20A。

本揭示内容是针对能够避免或至少降低一或更多上述问题的影响的各种方法及装置。

发明内容

为供基本理解本发明的一些方面，提出以下简化的总结。此总结并非本发明的穷举式总览。它不是想要确认本发明的关键或重要组件或者是描绘本发明的范畴。唯一的目的是要以简要的形式提出一些概念作为以下更详细说明的前言。

本揭示内容大体针对一种用于集成电路装置的新颖晶粒密封件。在一范例中，该装置包括含有半导电衬底的晶粒，其中该晶粒包括一切断面。该装置还包含定义一周界的第一晶粒密封件，以及至少一减低应力结构，它至少有一部分位于由该第一晶粒密封件所定义的周界与该切断面之间，其中该切断面暴露该减低应力结构的至少一部分。

在另一示范范例中，该装置包含含有多个晶粒的半导电衬底，其中相邻晶粒用数条切割道分离，且延伸越过位在一对相邻晶粒之间的一切割道的至少一减低应力结构。在此范例中，该对相邻晶粒中的每一者包括定义一周界的第一晶粒密封件，以及该至少一减低应力结构的部分位于该对相邻晶粒上的该等第一晶粒密封件之间。