[发明专利]延迟电路和存储器的潜伏时间控制电路及其信号延迟方法

权利要求书

1.一种延迟电路，包括：

延迟单元，被配置为通过将对应于第一信号或第二信号的传输信号延迟来生成延迟传输信号；

判别信号生成单元，被配置为生成表示所述传输信号是对应于所述第一信号和所述第二信号之中的哪一个信号的判别信号；以及

延迟信号生成单元，被配置为响应于所述判别信号来输出所述延迟传输信号作为第一延迟信号或第二延迟信号。

2.如权利要求1所述的延迟电路，其中，当所述传输信号对应于所述第一信号时，所述延迟信号生成单元将所述延迟传输信号输出为所述第一延迟信号；而当所述传输信号对应于所述第二信号时，所述延迟信号生成单元将所述延迟传输信号输出为所述第二延迟信号。

3.如权利要求1所述的延迟电路，其中，当非延迟信号被使能时，所述延迟信号生成单元将所述第一信号输出为所述第一延迟信号，或者将所述第二信号输出为所述第二延迟信号。

4.如权利要求1所述的延迟电路，其中，所述第一延迟信号为通过将所述第一信号延迟所述传输信号被延迟的延迟量而获得的信号，而所述第二延迟信号为通过将所述第二信号延迟所述传输信号被延迟的延迟量而获得的信号。

5.如权利要求1所述的延迟电路，其中，所述延迟单元包括：

多个单位延迟器，所述多个单位延迟器中的每个基于单元延迟值来将输入信号延迟并输出所述输入信号；以及

第一选择器，用于响应于延迟信息从所述多个单位延迟器中选择一个单位延迟器的输出作为所述延迟传输信号；

其中，所述多个单位延迟器串联耦接，并且所述多个单位延迟器中的第一单位延迟器的输入为所述传输信号。

6.如权利要求5所述的延迟电路，其中，所述判别信号生成单元包括：

信号发生器，用于响应于所述第一信号或所述第二信号来生成初步判别信号；以及

信号延迟器，用于通过将所述初步判别信号延迟所述传输信号被延迟的延迟量而生成所述判别信号。

7.如权利要求6所述的延迟电路，其中，所述信号延迟器包括：

多个第一储存器；以及

第二选择器，用于响应于所述延迟信息来选择所述多个第一储存器中的一个第一储存器的输出作为所述判别信号；

其中，所述多个第一储存器分别对应于所述多个单位延迟器，并且当所述多个单位延迟器中的单位延迟器的输出被使能时，对应于所述单位延迟器的第一储存器储存并输出被输入其中的输入信号；并且

所述多个第一储存器串联耦接，并且输入于所述多个第一储存器中的第一个第一储存器的信号为所述初步判别信号。

8.如权利要求3所述的延迟电路，其中，所述延迟信号生成单元包括：

第一延迟信号发生器，用于在所述传输信号对应于所述第一信号时输出所述延迟传输信号作为所述第一延迟信号，而在所述非延迟信号被使能时输出所述第一信号作为所述第一延迟信号；以及

第二延迟信号发生器，用于在所述传输信号对应于所述第二信号时输出所述延迟传输信号作为所述第二延迟信号，而在所述非延迟信号被使能时输出所述第二信号作为所述第二延迟信号。

9.如权利要求5所述的延迟电路，还包括：

附加信号生成单元，用于通过将与所述第一信号或所述第二信号一起施加的第三信号延迟所述传输信号被延迟的延迟量了生成第三延迟信号。

10.如权利要求9所述的延迟电路，其中，当所述非延迟信号被使能时，所述附加信号生成单元输出所述第三信号作为所述第三延迟信号。

11.如权利要求10所述的延迟电路，其中，所述附加信号生成单元包括：

多个第二储存器；以及

第三选择器，用于响应于所述非延迟信号和所述延迟信息来选择所述多个第二储存器中的一个第二储存器的输出作为所述第三延迟信号；

其中，所述多个第二储存器分别对应于所述多个单位延迟器，并且当所述多个单位延迟器中的单位延迟器的输出被使能时，对应于所述单位延迟器的第二储存器储存并输出被输入其中的输入信号；并且

所述多个第二储存器串联耦接，并且输入于所述多个第一储存器中的第一个第二储存器的信号为所述第三信号。

12.如权利要求11所述的延迟电路，其中，所述多个单位延迟器为D触发器，并且所述多个第一储存器和所述多个第二储存器为锁存器。