[发明专利]半导体装置

权利要求书

1.一种半导体装置，根据地址访问存储器单元，其特征在于：

所述地址包含行地址和列地址，

所述半导体装置具有：

存储器阵列，包含沿第1方向延伸的多条字线、与所述多条字线交叉并沿第2方向延伸的多条位线、和配置在所述多条字线和所述多条位线的交点处的多个存储器单元；

多个字驱动器电路，分别连接在所述多条字线上；

列选择电路，连接在所述多条位线上，选择所述多条位线的一部分后使之连接在多个读出电路和多个写入电路上；

地址保持电路，存储与前一次访问周期有关的行地址和列地址；和

地址比较电路，

其中，所述字线对所述行地址进行解码后被选择，所述列选择电路对所述列地址进行解码后被选择，

所述地址比较电路将与本次访问周期有关的行地址和列地址与保持在所述地址保持电路中的所述行地址和所述列地址相比较，

所述多个存储器单元分别被构成为具有在所述多条位线中相对应的1条位线上相互串联连接的选择元件和存储元件，所述选择元件的控制电极连接在所述多条字线中相对应的1条字线上，

所述存储元件通过电阻值的变化来存储数据，

在连续的读出访问周期中，在所述地址比较电路检测出与本次访问周期有关的行地址和列地址都和与前次访问周期有关的行地址和列地址相等的情况下，不接通所述字线。

2.根据权利要求1所述的半导体装置，其特征在于：

还具有预充电电路，

所述预充电电路对由所述列选择电路选择的所述位线进行预充电，对所述存储器阵列内的其他位线不进行预充电。

3.根据权利要求1所述的半导体装置，其特征在于：

在连续的读出访问周期中，在所述地址比较电路检测出与本次访问周期有关的行地址和列地址都和与前次访问周期有关的行地址和列地址分别相等的情况下，所述半导体装置输出所述读出电路的值。

4.根据权利要求1所述的半导体装置，其特征在于：

所述存储元件是相变元件。

5.一种半导体装置，其特征在于，具有：

存储器阵列，包含：沿第1方向延伸的多条字线、与所述多条字线交叉并沿第2方向延伸的多条位线、和配置在所述多条字线与所述多条位线的交点处的多个存储器单元；

多个字驱动器电路，分别连接在所述多条字线上；

多个读出电路和写入电路，连接在所述多条位线上；和

纠错电路，

所述多个存储器单元分别被构成为具有在所述多条位线中相对应的1条位线上相互串联连接的选择元件和存储元件，所述选择元件的控制电极连接在所述多条字线中相对应的1条字线上，

所述存储元件通过电阻值的变化来存储数据，

在利用所述纠错电路检测出错误位时，写入由所述纠错电路纠正后的数据。

6.根据权利要求5所述的半导体装置，其特征在于：

所述存储元件是相变元件。

7.根据权利要求6所述的半导体装置，其特征在于：

在利用所述纠错电路检测出错误位时，仅执行所述相变元件的非结晶化。

8.根据权利要求5所述的半导体装置，其特征在于：

用于所述纠错的读出以比通常读出小的余量来执行。

9.根据权利要求5所述的半导体装置，其特征在于：

所述复位动作在通常的访问周期中被隐蔽。