[发明专利]具有金属栅电极的肖特基二极管及其形成方法

说明书

技术领域

本发明一般涉及半导体器件，且更具体而言涉及具有金属栅电极的肖特基二极管及其形成方法。

背景技术

半导体器件用在很多电子和其他应用中。通过在半导体晶片上沉积很多类型的薄膜材料且对薄膜材料进行构图以形成集成电路,半导体器件包含在半导体晶片上形成的集成电路。

在半导体产业中存在减小特征尺寸和/或改善半导体器件的性能的趋势。例如，缩放器件的特征以改善电流性能、减小寄生电阻的性能等。然而，这种技术进步需要克服很多挑战。一个挑战涉及包括有源区域的硅化的前端制程（front-end-of-line）中的接触形成以及通过绝缘层形成到它的接触。缩放通过减小接触尺寸以及接触到接触的间隔向这些工艺提出挑战。越来越多的硅化引入明显减小工艺产量的缺点。另一挑战是在半导体器件中使用的二极管的性能的改善。

作为金属半导体二极管的肖特基二极管通常通过使硅化物区域与半导体区域接触而形成。这是因为基于硅化物的二极管与常规半导体处理的兼容性。然而，这种二极管具有很多限制。例如，由于较薄的硅化物以及增加的场区域的存在，拐角处泄露电流会增加。

图1包括图1a和1b，说明常规的基于硅化物的肖特基二极管，其中图1a说明半导体器件的顶视图且图1b说明半导体器件的剖面图。

参考图1b，在硅化物接触区域23和第一掺杂区域20之间形成肖特基接触。硅化物接触区域23在第一掺杂区域20上形成且在相邻隔离区域50之间形成。通过在第二掺杂区域21上形成的硅化物区域22形成到半导体的接触，该第二掺杂区域21是用于接触二极管的半导体部分的重掺杂区域。

隔离区域50防止硅化物接触区域23直接接触硅化物区域22。在一些器件中，硅化物接触区域23在接触插塞31下方形成，例如在接触插塞31下方的沟槽中形成，使得在接触插塞31下方形成多个硅化物接触区域23。

发明内容

根据本发明的一个实施例，半导体器件包含布置在基板的第一区域中的第一掺杂区域。包含金属层的第一部分的第一金属电极布置在第一掺杂区域上且接触第一掺杂区域。第二掺杂区域布置在基板的第二区域中。电介质层布置在第二掺杂区域上。包含金属层的第二部分的第二金属电极布置在电介质层上。第二金属电极电容耦合到第二掺杂区域。

根据本发明的备选实施例，半导体器件包含布置在基板的第一区域中的第一掺杂区域。包含金属层的金属电极布置在第一掺杂区域上且接触第一掺杂区域。金属电极被侧墙环绕。

根据本发明的备选实施例，晶体管包含布置在基板中的第一掺杂类型的沟道区域。栅极电介质层布置在沟道区域上。栅电极布置在栅极电介质层上。第二掺杂类型的第一源极/漏极区域布置在基板中和/或上且耦合到沟道区域。第二掺杂类型与第一掺杂类型相反。第一源极/漏极区域与沟道区域物理分离。晶体管还包括布置在第一源极/漏极区域上的第一接触电极。第一接触电极包含金属层的第一部分。栅电极包含金属层的第二部分。金属层的第二部分接触第一源极/漏极区域。

根据本发明的一个实施例，制造半导体器件的方法包含在基板上形成栅极电介质层以及在基板的第一区域中在栅极电介质层上形成第一虚拟栅电极。该方法还包括在基板的第二区域中在栅极电介质层上形成第二虚拟栅电极。在第一虚拟栅电极下方形成第一掺杂区域。通过去除第一虚拟栅电极和第二虚拟栅电极形成第一沟槽和第二沟槽。第一沟槽露出的第一区域中的栅极电介质层的一部分被去除。还包含在基板上形成金属层。金属层的第一部分接触第一沟槽中的第一掺杂区域且金属层的第二部分至少部分地填充第二沟槽。

根据本发明的又一实施例，制造半导体器件的方法包含在基板上形成栅极电介质层以及在基板的第一区域中在栅极电介质层上形成第一虚拟栅电极。第一虚拟栅电极包含第一导电层和第一导电层上的第二导电层。在基板的第二区域中在栅极电介质层上形成第二虚拟栅电极。第二虚拟栅电极包含第三导电层和第三导电层上的第四导电层。在第一虚拟栅电极下方形成第一掺杂区域。通过去除第一虚拟栅电极形成第一沟槽。通过去除第四导电层形成第二沟槽。第一沟槽露出的第一区域中的栅极电介质层的一部分被去除。在基板上形成金属层，使得金属层的第一部分接触第一沟槽中的第一掺杂区域且金属层的第二部分至少部分地填充第二沟槽。